本帖最后由 小哥 于 2013-12-5 11:22 編輯 ( C y0 D1 B/ {! I5 z
8 h' @! u8 k1 }3 F Allegro是Cadence推出的先進(jìn) PCB 設(shè)計(jì)布線工具。Allegro提供了良好且交互的工作接口和強(qiáng)大完善的功能,和它前端產(chǎn)品orcad、Capture的結(jié)合,為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線提供了最完美解決方案。 Allegro 擁有完善的Constraint 設(shè)定,用戶只須按要求設(shè)定好布線規(guī)則,在布線時(shí)不違反 DRC 就可以達(dá)到布線的設(shè)計(jì)要求,從而節(jié)約了煩瑣的人工檢查時(shí)間,提高了工作效率!更能夠定義最小線寬或線長(zhǎng)等參數(shù)以符合當(dāng)今高速電路板布線的種種需求。 這里為大家介紹下,我們?cè)?a href="http://m.souzf.cn/forum-114-1.html" target="_blank" class="relatedlink">pcb設(shè)計(jì)中常用到的組件。通俗的講主要分為三部分:繪制原理圖的、PCB layout的、制作焊盤(pán)的; 從“開(kāi)始”--“所有程序”--“Cadence”目錄,找到安裝程序,如圖1: 圖1 下圖中標(biāo)示處,為我們常用的3個(gè)組件: 圖2 圖3 4 v! W/ L' U C8 j
將它們右鍵發(fā)送快捷方式到桌面上,快捷方式圖標(biāo)如圖4: 圖4 ! c h: E: u" E
. E. o. s; m6 F. |! P" M/ A; }* b
下圖為繪制原理圖的組件,如圖5: 圖5 圖中標(biāo)示處,為Capture CIS畫(huà)圖組件,建議選擇此項(xiàng),并勾選“Use as default”。 0 _* C! R' V+ _+ _5 F W6 K
' j7 J# ^* b6 @0 Z n* p; ?, y; X( ~* ~; T$ k
; \/ z: J5 I& D: N0 f0 P$ m/ C
下圖為PCB Layout的組件,如圖6: 圖6 圖中標(biāo)示處,為PCB Design GXL組件,建議選擇此項(xiàng),并勾選“Use as default”。
/ Y) l& ^ ?2 @& c/ `, A7 i) X: I
- D5 ^: A3 {5 f& u
+ \& i3 ^9 `& F& }7 ~( d3 r. V, c/ C
下圖為制作焊盤(pán)的組件,如圖7: 圖7 * z1 `, H5 ^' B: b( C7 t* }0 q
以上是對(duì)Allegro設(shè)計(jì)軟件常用PCB組件的介紹,及怎樣選擇設(shè)置打開(kāi)它們。 * O* R% e' L% ~! n3 W) I
% c/ M, U2 @8 H& Y& Q2 F/ f& V
大家有Allegro方面的問(wèn)題,可以跟帖討論或者發(fā)郵件到郵箱932026701@qq.com,相互交流。 & E4 I2 {- _6 w! o
此教程 pdf文檔百度網(wǎng)盤(pán)下載鏈接 :小哥Allegro教程之常用組件的介紹 pdf$ w, I2 y) h- U6 _
Editor By:小哥
3 e& w# D) f/ N; q) t& U! }) d2 _
* P) V2 m+ G5 F7 [( _" V- K |