電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 233|回復(fù): 0
收起左側(cè)

扇出型晶圓/面板級封裝技術(shù)概述

[復(fù)制鏈接]

465

主題

465

帖子

3514

積分

四級會員

Rank: 4

積分
3514
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-9-20 08:00:00 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
引言) y4 P- ]' }- ^
扇出型晶圓/面板級封裝(FOW/PLP)是先進的封裝技術(shù),與傳統(tǒng)封裝方法相比,能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù),包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。0 r- S/ `: ]* e/ ~

, C4 _& H: n7 x, d, I% o' g( C扇出型封裝簡介, E& i: }2 ?! i( y$ g) Q! X
扇出型封裝與扇入型晶圓級芯片尺寸封裝(WLCSPs)的不同之處在于它需要在加工過程中使用臨時載體。這允許重布線層(RDLs)延伸到原始芯片邊界之外,從而實現(xiàn)更高的I/O數(shù)量。
7 P( L1 b* r! |' Q% y) ^
- q' U2 j- `( y) B' ^1 {如圖1所示,扇出型封裝的步驟包括:
  • 將已知良好芯片(KGDs)拾取并放置在臨時載體上
  • 用模塑料封裝芯片
  • 在封裝芯片上制作重布線層
  • 貼裝焊球
  • 移除臨時載體并將個別封裝切割分離
    ! X( Q6 L# S7 i1 `[/ol]+ V) i6 Z0 g" Y: K4 u5 W$ y) ^

    * L5 V5 W$ v3 w& t4 z ) J3 S0 Z2 ~* _3 r- D" p! p
    圖1) l8 H! W& U& n: ?5 n

    , H- ]7 |( ?* C5 v) |扇出型封裝的主要優(yōu)勢包括:* Z2 A( F' w$ ~( o
  • 更高的I/O密度
  • 改善的電性能
  • 更薄的封裝厚度
  • 異質(zhì)集成多個芯片的能力
    , }( b; j- q- J% z" B7 F/ z9 c
    ! _$ \* y9 e" H8 G6 @
    扇出型晶圓級封裝工藝流程& r% J- S) u! J) n
    典型的扇出型晶圓級封裝(FOWLP)工藝流程包括以下關(guān)鍵步驟:
    $ G  d8 a" u. U# }( ]
  • 晶圓準(zhǔn)備和切割
  • 芯片貼裝到臨時載體
  • 模塑/封裝
  • 載體移除
  • 重布線層制作
  • 焊球貼裝和切割分離5 Z/ M" \2 l2 v4 N* C$ H# f
    2 I) W+ b9 `; Q! k
    圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽:: I3 I) c7 c$ u) a  U
    . S( m7 U9 Y" n( d5 z9 V
    - B- M! l- h/ Y4 o: \9 R, B9 C
    圖2" {; F$ c3 l7 b: k/ w5 t

    * D5 n. m. _5 H- HFOWLP加工中的關(guān)鍵考慮因素包括:
    2 M. u, ^3 B0 n* j5 ?
  • 臨時載體選擇(玻璃、硅、金屬)
  • 模塑料性質(zhì)
  • 重布線層制作(線寬/間距、通孔形成)
  • 模塑過程中的芯片位移
  • 翹曲控制
    ' Y* n0 x5 B, Q1 W) x! m: j
      K+ C  P: y) I" ~' D, g
    扇出型面板級封裝: Y; E+ J, e0 C7 G7 p
    為了進一步提高產(chǎn)量并降低成本,扇出型加工可以擴展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級封裝(FOPLP)。3 ]/ Y: w: R$ o; }; T5 H

    , ^0 c+ G# V/ q9 }+ x9 y圖3展示了508 x 508 mm面板的例子,其中包含1512個扇出型封裝:
      |8 z0 U  b7 m6 n" L6 ~7 N1 T5 p. X3 c5 o7 v6 `1 D
    4 t1 m( ]  b4 Y
    圖3
    ! k7 b5 o8 l( o" M2 H+ f$ ^! Z* @' ^8 A" A8 o& V' D
    FOPLP的主要優(yōu)勢包括:/ z+ c6 D' x9 @' E5 ^
  • 更高的產(chǎn)量
  • 更低的每個封裝成本
  • 利用PCB/顯示器制造基礎(chǔ)設(shè)施7 h" u5 `4 i( |3 C+ }( {

    3 p9 j  w# ~  U! v& T  i然而,像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
    ; m2 l- }1 z$ ^  [- \
    8 e& [8 e4 s: g  s3 l4 g重布線層制作' l- t% S8 l- H! j' \
    扇出型封裝的一個關(guān)鍵方面是細(xì)間距重布線層(RDLs)的制作。這通常涉及:
  • 介電層沉積/圖案化
  • 種子層沉積
  • 光刻膠圖案化
  • 銅電鍍
  • 種子層去除
    ; W; I' m2 @; o/ X# R2 `[/ol]! A$ t- r# X  O' ]  m' O
    圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像:2 D4 E8 ]( k6 O0 U0 S3 o
    % L: {# k# j6 a1 a$ a5 Y* N

    6 I2 L) {7 j9 Z1 o% Z1 k+ O# B( z圖4+ j3 W" m6 r5 Z0 Z* J; S. E
    先進的扇出型封裝可能包含多個RDL層,線寬/間距尺寸可達到2/2 μm。
    " l0 M6 x, |) R( Z3 E
    3 {* A4 k! p8 d/ [. H/ Y芯片后置與芯片優(yōu)先方法  r! p: @5 {. d# P6 i" X
    扇出型封裝可以使用芯片優(yōu)先或芯片后置(RDL優(yōu)先)方法實現(xiàn):8 w$ {! R8 O9 _# |5 q) D8 d
    1.芯片優(yōu)先:& p" M' x; t5 \/ q4 A
  • 在RDL制作之前將芯片貼裝到載體上
  • 成本更低,產(chǎn)量更高
  • 更容易發(fā)生芯片位移
    + d9 U' i4 j" g% u

    3 w! W6 R: |' i2 k1 N# ?' b( C2.芯片后置:, i2 F& A5 @2 l0 C
  • 在芯片貼裝之前在載體上制作RDLs
  • 更好的尺寸控制
  • 成本更高,工藝步驟更多7 L" T7 x+ z* k6 B" ^! t$ Q

    ' |0 x+ B$ i* h) ~圖5展示了RDL優(yōu)先FOWLP方法的工藝流程:
    8 x1 Y1 q, `+ n% L* B7 h' g
    1 w/ f* o0 f; l7 \$ s8 x/ E , s' {: `& \% B
    圖5( n% }: n) O6 f- i: E* |& e
    7 ~5 y% G6 e0 _" G* |# m3 G
    芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
    5 X* x4 A! J, }3 V1 O/ Y" Y( q& x
    - ^  H5 U; a8 g/ _8 A異質(zhì)集成( y6 g2 u( m: [% [( n2 L. h0 U
    扇出型封裝的一個主要優(yōu)勢是能夠在單個封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能:; }, z" S8 M- m8 i
  • 邏輯 + 存儲器
  • 模擬 + 數(shù)字
  • 處理器 + 傳感器
    0 \  ]/ i4 k( M; Q

    ) g7 G6 I5 I/ C' ]$ R7 ]6 K圖6展示了一個集成多種芯片尺寸的異質(zhì)扇出型封裝示例:; t% h, h: j/ l4 W+ ^
    ; z0 C& P2 _3 [" \/ A) [: S

    + `# B8 J1 b% U# \% i圖6
    0 c- A  H# A  U
    7 f1 Z8 g  m# {3 i在異質(zhì)扇出型設(shè)計中,必須仔細(xì)考慮芯片放置、RDL布線和熱管理。1 u% B. K. o; ]* w/ W. g, g
    ( \! m8 i/ `/ L! Y* T- ?) J
    可靠性考慮
    / J" x$ [& o4 {0 c$ c9 n扇出型封裝的主要可靠性問題包括:/ F" F. U+ R- J
  • 模塑過程中的芯片位移
  • 翹曲
  • RDL裂紋/剝離
  • 焊點疲勞
  • 濕敏度5 z2 R4 l  S0 `& X  l

    3 O7 X) z8 Q/ F+ f( G& q/ k可靠性測試通常包括:9 Z' R/ q$ [" U+ T" k; |8 a
  • 溫度循環(huán)
  • 跌落/沖擊測試
  • 濕敏等級(MSL)測試
    % e4 y0 E$ J$ ^7 R# `: w1 z& S& g
    : @; R/ \' a5 g$ X! b
    圖7展示了溫度循環(huán)后扇出型封裝中的焊點裂紋示例:
    7 e, O0 ~7 h: A$ d; f+ M
    ; u4 s# {) Y. ~; [' Y( ~, O $ M( Y$ T( ^  X* I' g; n
    圖74 q& m5 E. ~9 |# v( ^0 O! t
    7 `2 n, o' m# m! _; K' M
    有限元建模通常用于分析應(yīng)力和預(yù)測可靠性,如圖8所示:
    6 L' f0 P# b+ F1 P
    0 p; J; v& B, x/ v9 `" U
    & A8 [4 `& T, d$ N9 r圖8+ k% X% P2 a& n; C( g+ S; r) N& l
    1 S  D8 k  p# ~4 `" @. G& s
    新興應(yīng)用:Mini-LED顯示器; j1 w$ c8 I6 u
    扇出型封裝的一個新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細(xì)間距集成mini-LED陣列。
    5 {* Z3 c* s; I9 ~: Z0 R
    # a0 Y" G# y0 X2 q圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例:( c+ K7 [' ~: T, l5 ?$ L

    5 l; Z. z2 U4 v0 ^ 4 N; Z& D2 _1 {, c2 t" L% j
    圖9
    . s  j( @( A2 A- J+ {& D8 g/ j( r5 j! ?' O; ?  K% s6 U
    mini-LED封裝的主要優(yōu)勢包括:1 L% {/ y0 C4 |# h
  • 超細(xì)間距能力(
  • 改善的熱性能
  • 更低的封裝厚度. b  I5 c, C  p# N. f( D9 J9 U  F

    ) h8 y6 Z& E3 q圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面:
    ! P1 m& b- u0 }
    * n4 D' {% w; k- w! N
    ; s$ N6 ~' ]) l; T1 c5 V4 W圖103 y- i3 x1 w. G! N
    * R: z3 D5 \( x  f3 Z
    總結(jié)
    7 R% Y  C1 R  L6 Z7 T扇出型晶圓/面板級封裝與傳統(tǒng)封裝相比,能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括:
    + f6 b7 P8 Z# ]' _. b9 ]
  • 使用臨時載體
  • RDL制作
  • 芯片優(yōu)先與芯片后置方法
  • 擴展到面板級以提高產(chǎn)量
  • 可靠性考慮
    - g* \4 k) Y) s7 S

    ) t$ s( Q0 x1 O, t, {; N2 G像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對下一代電子產(chǎn)品的優(yōu)勢。隨著傳統(tǒng)封裝的縮放達到極限,預(yù)計扇出型技術(shù)將在先進電子系統(tǒng)中發(fā)揮越來越重要的作用。
    6 m' i: L* G9 K! L. F) |( v& B2 N, O- B7 n
    參考文獻( w, e! c6 w2 v7 B
    [1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.# ^% }# L) x' X2 j  [3 [& A

    7 _! ?& a; p$ N0 V+ {$ l- END -4 d; H( q' a  G: L) J

    6 Q! `+ e& [9 b9 w+ M+ V軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
    : z( H% j* H7 Z$ g6 `3 S% j點擊左下角"閱讀原文"馬上申請
    ' q  V4 e# Z$ G  l; T
    ( Z) S6 O* e& ?歡迎轉(zhuǎn)載; ?% G3 k9 R$ A5 I2 i$ B

    ) x0 D3 q8 @, j轉(zhuǎn)載請注明出處,請勿修改內(nèi)容和刪除作者信息!2 L2 Z% P- H. q) B

    * H2 m2 ^# _& W% i' }- `
    8 H. \' Q4 G! {+ Z& D) S

    + S! }: A; o. m& i8 [* z
    % |5 z5 g* Y+ h1 k* Z% d
      e5 T$ g2 q# N# a# b5 R, x2 Y關(guān)注我們
    ; f, _6 G; t. G! K' I
    & h+ ?: F/ v6 T" R" I' D! F3 G

    , `1 F" q" e# l$ W7 K3 K
    - }) ?: o- z0 a! Y7 q
    1 U+ u% x7 G5 I8 V7 ]% h3 E' ^

    0 Z1 ~1 g7 c" S( \0 X
    * c, G# N8 U9 Z

    3 `. }2 b7 \. ^/ @) }
                         
    ( e1 t, S8 |+ q
    1 }* W2 N3 R" I, ]( t+ f
    $ ]0 `, q$ H  d; d) n) Z
    $ E# }) r+ q3 Y
    關(guān)于我們:
    . [. M: L" L* a3 K8 r) Z. b深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件,提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。$ b: ?8 K: G9 R4 a" u1 X7 o
    ) y7 R8 a6 w; }" o
    http://www.latitudeda.com/
    # E! l, f6 `8 g# K+ q' i(點擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 回復(fù)

    使用道具 舉報

    發(fā)表回復(fù)

    您需要登錄后才可以回帖 登錄 | 立即注冊

    本版積分規(guī)則

    關(guān)閉

    站長推薦上一條 /1 下一條


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表