電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 234|回復(fù): 0
收起左側(cè)

扇出型晶圓/面板級(jí)封裝技術(shù)概述

[復(fù)制鏈接]

465

主題

465

帖子

3514

積分

四級(jí)會(huì)員

Rank: 4

積分
3514
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-9-20 08:00:00 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
引言
* D: C$ K* E2 I扇出型晶圓/面板級(jí)封裝(FOW/PLP)是先進(jìn)的封裝技術(shù),與傳統(tǒng)封裝方法相比,能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù),包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。4 a2 y+ J" V9 w+ d+ V# W& a8 J
; J. P  t; G/ J+ i4 h  H
扇出型封裝簡(jiǎn)介' V- L) w% A+ A
扇出型封裝與扇入型晶圓級(jí)芯片尺寸封裝(WLCSPs)的不同之處在于它需要在加工過(guò)程中使用臨時(shí)載體。這允許重布線層(RDLs)延伸到原始芯片邊界之外,從而實(shí)現(xiàn)更高的I/O數(shù)量。3 T; ]/ g+ L% F$ C' j

$ u3 R1 g- q2 j8 U# g1 ?如圖1所示,扇出型封裝的步驟包括:
  • 將已知良好芯片(KGDs)拾取并放置在臨時(shí)載體上
  • 用模塑料封裝芯片
  • 在封裝芯片上制作重布線層
  • 貼裝焊球
  • 移除臨時(shí)載體并將個(gè)別封裝切割分離
    9 I5 T$ y# I5 d7 B9 l; q: _[/ol]5 H: D" f6 u2 S# ~
      W8 y4 B: T5 e" M+ C, G( ]
    0 J+ y1 V' Y' Y
    圖15 v5 J7 b9 M( ]7 I- E

    8 O& v! T. \( |7 b' x扇出型封裝的主要優(yōu)勢(shì)包括:6 j  M6 E; J9 t4 {
  • 更高的I/O密度
  • 改善的電性能
  • 更薄的封裝厚度
  • 異質(zhì)集成多個(gè)芯片的能力" K* F# B8 o( N$ |; {( C# V

      n' Q  W0 ^+ U6 A扇出型晶圓級(jí)封裝工藝流程$ \  k- H# K5 P$ ~4 v% P
    典型的扇出型晶圓級(jí)封裝(FOWLP)工藝流程包括以下關(guān)鍵步驟:
    6 v9 x& g: }% A& G8 v$ W
  • 晶圓準(zhǔn)備和切割
  • 芯片貼裝到臨時(shí)載體
  • 模塑/封裝
  • 載體移除
  • 重布線層制作
  • 焊球貼裝和切割分離5 n9 D- ^- X+ |3 D

    * c! D7 N, X% V2 l7 I- ]# p- p圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽:
    6 C0 g# h- k/ h: U  d! \# _
    ' f+ S0 S9 B" f+ L$ Y% |2 q- n , ^. n" y6 u2 N- Y/ j8 Q
    圖2
    ( B3 X8 ], L/ X0 w% B! c5 `5 ~
    FOWLP加工中的關(guān)鍵考慮因素包括:
    ' F  \0 P; |8 h4 ?! [: }
  • 臨時(shí)載體選擇(玻璃、硅、金屬)
  • 模塑料性質(zhì)
  • 重布線層制作(線寬/間距、通孔形成)
  • 模塑過(guò)程中的芯片位移
  • 翹曲控制
    , B/ x) Q& D/ B# ]* l7 A3 r  F& q4 X, z, L
    6 z* z0 c8 @" q. i$ @8 n8 b
    扇出型面板級(jí)封裝
    6 e6 B! v2 B# M0 s為了進(jìn)一步提高產(chǎn)量并降低成本,扇出型加工可以擴(kuò)展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級(jí)封裝(FOPLP)。: f# v* v5 Z4 ?( Z3 I8 ]
    3 j1 t- b" |" t8 a2 s* g; Z9 w
    圖3展示了508 x 508 mm面板的例子,其中包含1512個(gè)扇出型封裝:! _' @0 l, Z5 A4 d& R
      F% w* e# J$ f1 m2 ]# }% J. Y& B
    % Q6 p' G. z" F) z$ z
    圖34 E5 Q5 v" q( [1 D2 r
    : M& |" q8 d5 B* p; ~0 \* T" l
    FOPLP的主要優(yōu)勢(shì)包括:5 Z9 w! p. V& z
  • 更高的產(chǎn)量
  • 更低的每個(gè)封裝成本
  • 利用PCB/顯示器制造基礎(chǔ)設(shè)施# ]5 s: M* I3 ]) f4 q* R

    - L: ^- e* M  G2 E6 e- Z. u6 D然而,像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
    , l! F7 j% U' L( C5 @, I3 {& |# e* g" r. ~7 S( k, f
    重布線層制作
    8 S2 q/ ~) J; u- u- G7 q扇出型封裝的一個(gè)關(guān)鍵方面是細(xì)間距重布線層(RDLs)的制作。這通常涉及:
  • 介電層沉積/圖案化
  • 種子層沉積
  • 光刻膠圖案化
  • 銅電鍍
  • 種子層去除# L% m7 i: @1 ~* o3 w- Z4 Q$ o
    [/ol]
    9 d- e' L2 d" d" B; h* T圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像:
    # b+ y0 T  b5 r! u. E
    . g& m7 h5 _0 p8 c- p5 d/ @ ' c2 q; |1 z8 i) A$ k
    圖4  }  K4 R; i- W8 T$ W; N3 q: @
    先進(jìn)的扇出型封裝可能包含多個(gè)RDL層,線寬/間距尺寸可達(dá)到2/2 μm。7 R; G3 E: ]5 n( r7 }" u8 D- d5 z

    4 x, k% ^! d. i( m, [+ S芯片后置與芯片優(yōu)先方法( _$ D% w* |* T! l0 Y
    扇出型封裝可以使用芯片優(yōu)先或芯片后置(RDL優(yōu)先)方法實(shí)現(xiàn):& }- F0 e. g% X( k6 A
    1.芯片優(yōu)先:0 p, u+ Z! j' p0 o, W
  • 在RDL制作之前將芯片貼裝到載體上
  • 成本更低,產(chǎn)量更高
  • 更容易發(fā)生芯片位移+ Q/ M3 [8 r8 X2 v+ _) M6 f) i

    ) j- T! p$ T3 S; Q9 P6 @! x+ g2.芯片后置:
    ; Z* r% V: @, L; K! g( ~
  • 在芯片貼裝之前在載體上制作RDLs
  • 更好的尺寸控制
  • 成本更高,工藝步驟更多
    : v) w& @. P- M' o9 l% j1 t7 R+ b
    : |5 k6 B  _/ n& q- r
    圖5展示了RDL優(yōu)先FOWLP方法的工藝流程:
    / N9 J" Y- @, Q+ Q/ j3 k5 O/ c* e' P7 V  n; z+ P* j+ @- ~
    / ]* Y* j0 i( p! S
    圖5
    % D+ t! G# q3 O2 X% }" w' _% b% I" W2 O. _
    芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
    1 Z' U/ C! d# e+ S! ^
    * {! z, B( J$ r' r  z- S異質(zhì)集成
    * ^  V" g' d& F" m' i: T% K扇出型封裝的一個(gè)主要優(yōu)勢(shì)是能夠在單個(gè)封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能:- R! m# ]8 u/ K, e
  • 邏輯 + 存儲(chǔ)器
  • 模擬 + 數(shù)字
  • 處理器 + 傳感器
    3 @9 b& j) E' x- n( G

    $ s; p  ^# {! `# [( z圖6展示了一個(gè)集成多種芯片尺寸的異質(zhì)扇出型封裝示例:8 R# f- @/ A+ a, w) _; m. g0 ?

    7 \7 {1 P4 H7 a" T! I. ~% Z
    5 q: b( |2 f5 l3 @1 d8 L; L+ o; W圖6
    9 {1 N+ o9 c3 r& I7 C! _; E9 B) g" V- p% a1 z3 w4 \8 D
    在異質(zhì)扇出型設(shè)計(jì)中,必須仔細(xì)考慮芯片放置、RDL布線和熱管理。
    8 g' I5 @9 r! C) @) G" _/ P9 E, x& `' t& s2 D
    可靠性考慮
    # ~( r- A0 R* X- y+ B扇出型封裝的主要可靠性問(wèn)題包括:  K7 a+ ]; @/ b  _5 l1 x
  • 模塑過(guò)程中的芯片位移
  • 翹曲
  • RDL裂紋/剝離
  • 焊點(diǎn)疲勞
  • 濕敏度
    # v$ m; X: S6 h& c, w# n9 G1 M4 _
    3 I% y# J6 R4 s; p9 J4 I
    可靠性測(cè)試通常包括:
    , E: G. a; P! n& x) @8 ]
  • 溫度循環(huán)
  • 跌落/沖擊測(cè)試
  • 濕敏等級(jí)(MSL)測(cè)試
    / \0 E% K  s5 H4 `* G9 }

    ) N" k  e. @; Y1 e- X2 x7 u圖7展示了溫度循環(huán)后扇出型封裝中的焊點(diǎn)裂紋示例:
    + M3 {+ @) Z/ E& J* J1 {/ L+ K. a% E  a5 B5 R  r8 _$ E

    1 L% s* ~6 w; t# |$ ~* [圖7. ?+ l& |" o; W! A" H; ]7 M

    % O4 |8 Y2 O/ Z; I5 x有限元建模通常用于分析應(yīng)力和預(yù)測(cè)可靠性,如圖8所示:
      d% s  Q6 A* n7 C- C0 x" r6 k" a2 ^) {, T/ n: d% t

    / d; @  h6 K: e6 u1 _# I2 d圖8' v8 b9 p" I( s% ?* X, n0 M' e2 [6 @
    ) b) i  C  ]( R
    新興應(yīng)用:Mini-LED顯示器
    . m, g& e: ^3 Y6 @7 b3 e& c9 ^6 m扇出型封裝的一個(gè)新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細(xì)間距集成mini-LED陣列。; R4 e9 q& g* x9 ~0 e' Y0 M7 m& j

    9 h! `& C1 e6 m) `0 l  Y; M圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例:
    8 {. @) G8 S, L- ^, g: C
    , F0 h6 q- t1 L. s 1 j0 n: s+ s( E6 f, D" ?' m+ u
    圖94 ], v" E, k# Z6 S  Q' c
    ' q$ q( U- w4 J
    mini-LED封裝的主要優(yōu)勢(shì)包括:
    % l( G1 {: m# }) w
  • 超細(xì)間距能力(
  • 改善的熱性能
  • 更低的封裝厚度
    ' P6 m; d$ j" Q& L3 X' {3 c

    4 Q2 t* H6 y8 ^圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面:
    + X& x6 e' I# t7 i; K
    0 w+ i" b5 f0 V5 z ! p; Z( O  d# ]1 w: B
    圖10
    + v3 M# B7 }: S$ P, I6 S6 D$ o+ n/ y; T; [' G
    總結(jié)4 [+ M& E# w6 M% z
    扇出型晶圓/面板級(jí)封裝與傳統(tǒng)封裝相比,能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括:
    1 H7 k$ m, `5 v7 z
  • 使用臨時(shí)載體
  • RDL制作
  • 芯片優(yōu)先與芯片后置方法
  • 擴(kuò)展到面板級(jí)以提高產(chǎn)量
  • 可靠性考慮
    % h; P1 R9 O! j% P1 q

    6 N, D9 D6 R% K! j4 H/ O- L+ U+ a2 v像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對(duì)下一代電子產(chǎn)品的優(yōu)勢(shì)。隨著傳統(tǒng)封裝的縮放達(dá)到極限,預(yù)計(jì)扇出型技術(shù)將在先進(jìn)電子系統(tǒng)中發(fā)揮越來(lái)越重要的作用。
    * S! ^7 v) t4 H+ F+ Q$ _* G
    $ W( I; v( A9 B- \% q# z3 o參考文獻(xiàn)
    - O2 R$ r5 @, u0 h2 v[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.9 @  @8 N1 d, y8 p  A& t# L; W. w+ G$ f

    2 x6 I% X. X( D7 J- END -
    ) c+ ^+ ^5 i- s' ~/ U/ S: l
      _% {3 z3 C# p. s軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。+ _) M4 K8 f( N4 \5 O$ k* n! P: x
    點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng), Q- h4 t  U8 S+ I8 [
    2 \# V6 O5 c8 L" s0 w4 x
    歡迎轉(zhuǎn)載' \7 X4 x$ s  a3 ~4 H0 U' Q2 B' V

    6 y! [, \. D% T! q轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!* ^. B) y1 W- B* |
    ; K0 E* U; [9 k0 L- Z& s4 k3 _( z

    9 o: ~' U( L: e. M% h+ Q

    0 L+ p. Z7 k' [1 X' q% G8 L
      g0 U7 C! o  e2 n) s. G: B
    ( @/ V, D0 I& |# m. v2 m# ^. k關(guān)注我們
    & s. T* O+ {: f+ t2 s5 J- d3 ]7 _  L' r8 x

    2 E! Q% C4 K. y1 {
    * P5 o* T( ~+ y$ y/ D! i" k$ A
    + M3 y# b& R1 Z# G' @# l* P' {0 e

    * U& B( |( N  d& B9 g* J

    . _8 a" `5 T, M 9 F* m4 ~- ^( G/ e; E
                         
    " q6 V1 \) r/ w6 B2 }) D$ T: c- |; t- m# B

    6 Q- i) }1 k& H% O- k! A# V6 d  C' V4 c5 i7 B6 a" i
    關(guān)于我們:! U( o6 b- c8 l
    深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。3 t1 L7 x. j+ X6 n1 ]! j2 r

    ' O5 F0 l$ ?' m* ^, E1 zhttp://www.latitudeda.com/6 h' F: \7 ~2 C' [' y
    (點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 發(fā)表回復(fù)

    本版積分規(guī)則

    關(guān)閉

    站長(zhǎng)推薦上一條 /1 下一條


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表