電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 48|回復(fù): 0
收起左側(cè)

扇出型晶圓/面板級封裝技術(shù)概述

[復(fù)制鏈接]

465

主題

465

帖子

3514

積分

四級會員

Rank: 4

積分
3514
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-9-20 08:00:00 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
引言+ `% g+ z- S7 `6 v5 n
扇出型晶圓/面板級封裝(FOW/PLP)是先進的封裝技術(shù),與傳統(tǒng)封裝方法相比,能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù),包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。
9 {$ k# g9 H  p2 H: X% K. a0 G& _: h) M" B; y5 ~
扇出型封裝簡介  L1 n" o. a" r: o3 Z* D- M. e
扇出型封裝與扇入型晶圓級芯片尺寸封裝(WLCSPs)的不同之處在于它需要在加工過程中使用臨時載體。這允許重布線層(RDLs)延伸到原始芯片邊界之外,從而實現(xiàn)更高的I/O數(shù)量。
3 Q5 C+ a7 {- m, \% W8 V) L# Q- b8 N' h; [; ?5 H! p' I
如圖1所示,扇出型封裝的步驟包括:
  • 將已知良好芯片(KGDs)拾取并放置在臨時載體上
  • 用模塑料封裝芯片
  • 在封裝芯片上制作重布線層
  • 貼裝焊球
  • 移除臨時載體并將個別封裝切割分離
      [( d3 k  D+ `6 H7 A$ w6 ^[/ol]
    , G- M0 O2 R  X! G( `
    - f( r  G1 L! @. F0 h8 c: [
    ; H0 J- Q7 Y3 X圖1
    ! j3 y. I1 K! p0 J
      V/ j# A0 u$ u' S- G7 o8 s扇出型封裝的主要優(yōu)勢包括:7 M5 C. a9 O5 j! c* x
  • 更高的I/O密度
  • 改善的電性能
  • 更薄的封裝厚度
  • 異質(zhì)集成多個芯片的能力. f+ j% B0 O8 l# N3 q4 t
    2 w* H: O  W1 E& B& V5 m* |
    扇出型晶圓級封裝工藝流程
    7 `: ~, K- Z* S( D6 E' F典型的扇出型晶圓級封裝(FOWLP)工藝流程包括以下關(guān)鍵步驟:2 M+ Z' }( ~8 O( z7 L
  • 晶圓準備和切割
  • 芯片貼裝到臨時載體
  • 模塑/封裝
  • 載體移除
  • 重布線層制作
  • 焊球貼裝和切割分離
    . V$ n8 Q: ~5 d8 Q1 F( I

    9 [$ T6 g' i. ^& E$ {: \9 c圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽:
      D8 r$ _  v: K# N/ X5 `* m  A
    - ~7 `6 t0 O+ r$ [1 z7 d
    % P4 Y1 o4 \" c+ m5 V& c2 B圖2
    " [" m" ~5 Z& a1 Q, R
    7 x6 n; {5 H6 L& m! x0 \FOWLP加工中的關(guān)鍵考慮因素包括:
    6 G5 y  k# k) d; q/ j6 a9 N
  • 臨時載體選擇(玻璃、硅、金屬)
  • 模塑料性質(zhì)
  • 重布線層制作(線寬/間距、通孔形成)
  • 模塑過程中的芯片位移
  • 翹曲控制) C1 ~4 D/ [/ Q( |* {8 b
    ; g* `! L0 F5 P; s8 H( @0 h  ?2 }
    扇出型面板級封裝; k( n% ?% ^3 U  n" J5 `
    為了進一步提高產(chǎn)量并降低成本,扇出型加工可以擴展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級封裝(FOPLP)。
    ( X8 Q4 _: B& U+ p( w( |9 ~) ]7 l. Y& d3 J2 I
    圖3展示了508 x 508 mm面板的例子,其中包含1512個扇出型封裝:/ v: g' z. T& a. n

    / ]7 n& x$ k% N) I4 A+ P% q
    9 ^( H/ b% E! n" @圖3) ?2 R. `& }/ q3 y
    : W5 V" Q, P% @, L; @& H' [
    FOPLP的主要優(yōu)勢包括:
    & s/ v! t8 f; u: x3 z
  • 更高的產(chǎn)量
  • 更低的每個封裝成本
  • 利用PCB/顯示器制造基礎(chǔ)設(shè)施
    * Z3 q, y* S& C: ?9 @* T* x6 ~
    ; C4 ^# @5 d* j$ F" v
    然而,像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
    ' o7 r5 K0 m3 u4 I* k! [' r2 M  W1 \
    重布線層制作8 N% k3 F8 Y& H8 y
    扇出型封裝的一個關(guān)鍵方面是細間距重布線層(RDLs)的制作。這通常涉及:
  • 介電層沉積/圖案化
  • 種子層沉積
  • 光刻膠圖案化
  • 銅電鍍
  • 種子層去除2 n8 J8 {) i+ I* C& a2 M7 l* ?
    [/ol]+ E7 n2 V  y# u
    圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像:
    & n+ u& P$ d( `9 w+ c! q. P0 q+ S) z7 y& H, Y' B3 |6 s& S; k

    ! B  T" ]4 ^$ G& R/ C2 c圖4
    + q6 O4 M7 C5 x! \5 i  M* j. B先進的扇出型封裝可能包含多個RDL層,線寬/間距尺寸可達到2/2 μm。% l/ V. ^- p; x/ p) J
    " c( {- n7 ?% \3 [# \* ?0 x- l
    芯片后置與芯片優(yōu)先方法
    , ^/ Z6 J4 v1 i, M9 d扇出型封裝可以使用芯片優(yōu)先或芯片后置(RDL優(yōu)先)方法實現(xiàn):
    4 k& W( L0 y9 h1 H% X3 s% }0 {1.芯片優(yōu)先:+ ~# `1 G, N& P/ ?6 x9 U% B3 M- x% e
  • 在RDL制作之前將芯片貼裝到載體上
  • 成本更低,產(chǎn)量更高
  • 更容易發(fā)生芯片位移
    . _( O9 y0 k3 M& a
    : n) c* h& d0 K8 h  S8 Y, g
    2.芯片后置:
    * h  k6 p! P; n3 G* W
  • 在芯片貼裝之前在載體上制作RDLs
  • 更好的尺寸控制
  • 成本更高,工藝步驟更多3 S6 K& a$ T7 {
    7 q( `, x1 m  k/ C! P( U
    圖5展示了RDL優(yōu)先FOWLP方法的工藝流程:
    : i8 ~) |4 q% n5 g7 |2 H, S2 T
    ) [: x) g1 r+ n/ Q& O' G" X
    . ?# B; g6 r% l  _5 y/ ~3 P7 n2 ~圖5
    9 |# Y& L. C: e* T1 @. a! ^! Q2 R. i0 [$ A% c7 r) J4 t1 d
    芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
    # R0 p7 s5 m7 D9 r8 P( V, ~6 v: B( {' V( P  x! q
    異質(zhì)集成  P# [4 D2 H! |( R/ R2 H
    扇出型封裝的一個主要優(yōu)勢是能夠在單個封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能:
    1 @2 e( i& x) l
  • 邏輯 + 存儲器
  • 模擬 + 數(shù)字
  • 處理器 + 傳感器$ ]6 S3 u+ q' X& m

    ! k  v4 v) s$ r- A( @, n圖6展示了一個集成多種芯片尺寸的異質(zhì)扇出型封裝示例:7 r* R5 e$ k! I2 G
    / @! N3 o4 t' B/ g) f+ Y  @6 v
    3 X8 P( T8 S% b) ]5 q& U7 |6 N! }
    圖6, @$ C% Q; c8 n3 _' e* r
    0 s" Y2 g, j. W+ V/ R" i, s% R
    在異質(zhì)扇出型設(shè)計中,必須仔細考慮芯片放置、RDL布線和熱管理。, w, k: U, {9 `. f+ R+ q% I

    2 b6 e: x# S. ~( ?& c: s, L6 j' X1 L可靠性考慮2 h1 M8 o" N3 ]& d& ]
    扇出型封裝的主要可靠性問題包括:
    7 l* M: Z3 W4 g: X8 o" a: I
  • 模塑過程中的芯片位移
  • 翹曲
  • RDL裂紋/剝離
  • 焊點疲勞
  • 濕敏度" k) q7 [& V, D+ j* w' J& v
    5 v6 @" l$ L; z  M) q
    可靠性測試通常包括:
    / @" \# \* z( w8 h/ n, N
  • 溫度循環(huán)
  • 跌落/沖擊測試
  • 濕敏等級(MSL)測試
    $ y: y+ Q' o) z3 v' i, J. C
    3 a0 B/ F+ W$ A3 y* v
    圖7展示了溫度循環(huán)后扇出型封裝中的焊點裂紋示例:
    / y5 |$ @0 L+ y3 n5 b( g- Z; X5 e$ h0 n  {; U

    ; P1 \8 E2 a# C+ C! N3 M1 T圖7# _5 J; z/ l' a

    " _9 T! `3 T  q; V1 c有限元建模通常用于分析應(yīng)力和預(yù)測可靠性,如圖8所示:7 v! X% g& p0 d% `
    ' n/ F! O8 l% }, K8 f: E0 a

    ( K5 h- F- m, K- Y; A' x% N& W) I$ ]圖8# C1 _# c# F: P' J
    + B9 ~% {2 u" Q( i6 Z* B, I
    新興應(yīng)用:Mini-LED顯示器
    ' s  }5 c4 P6 t1 ~扇出型封裝的一個新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細間距集成mini-LED陣列。
    ) ^- Z7 b) ?0 F- m. Y) {  Q( N5 [/ H/ J6 V. e! m
    圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例:
    8 m5 y- H8 \# h1 B# W9 L: F+ ~& o8 O# k. B" m- M7 _  [

      D" p4 C9 L7 Q& ^0 p- |5 N圖9% e4 c- Q# \0 M2 l& o& I+ m0 j: g7 {
    ) ^% @8 G" _6 `/ _
    mini-LED封裝的主要優(yōu)勢包括:) q. v0 [! {2 W
  • 超細間距能力(
  • 改善的熱性能
  • 更低的封裝厚度' H/ L& R8 F: b! c0 z+ z' i9 s1 m

    " n1 S' v* ~; }% Q, q- U4 I圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面:3 f: E: r* y" i2 Y

    9 U8 D* h+ W' X* d- I5 z, Y4 l , R( ]# h. z. m# y
    圖10
    0 `8 k& w9 {" k3 k1 m2 V  s* z3 Q  c8 [
    總結(jié)
    : u1 T1 ?0 {8 j/ ?$ P扇出型晶圓/面板級封裝與傳統(tǒng)封裝相比,能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括:6 J# H, ^" [5 S& r8 }9 [8 w
  • 使用臨時載體
  • RDL制作
  • 芯片優(yōu)先與芯片后置方法
  • 擴展到面板級以提高產(chǎn)量
  • 可靠性考慮
    9 R! x8 G; F7 \5 b* M
    # K7 {0 \9 B( w' ?2 F/ b& h
    像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對下一代電子產(chǎn)品的優(yōu)勢。隨著傳統(tǒng)封裝的縮放達到極限,預(yù)計扇出型技術(shù)將在先進電子系統(tǒng)中發(fā)揮越來越重要的作用。/ @6 s) ]% n6 B" B# l4 b
    8 ?6 E- L0 M5 y. ~% u% H! J" k
    參考文獻
    ) {( X6 l1 G/ B* y+ d9 z* b1 f[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.+ ]! K7 K/ z8 a  E

      p) c# S" S* Q" M; w/ B- END -! v" `) A) Y6 z; w4 {1 M; _
    0 z" t6 I4 V, k6 q  A" P, q/ l
    軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。/ w% x# j- s4 I
    點擊左下角"閱讀原文"馬上申請
    - {1 C) U$ ?% B  k& w9 S. z2 o: d
    歡迎轉(zhuǎn)載, l( [, s7 J* J1 C3 g7 }9 @
    1 F) ~$ j8 i" L) b8 s+ F8 @; e
    轉(zhuǎn)載請注明出處,請勿修改內(nèi)容和刪除作者信息!
    . D$ y( [" D4 e( g+ w- L/ Y% h$ C8 ^) C& ?; s; o7 Y

    # H; A7 N# X6 l( L  d: S
    . c: X  M  A+ ^8 Q
    . V* U, x) f& G. u# Z

    6 d3 N' `. v. X5 v/ r) ~6 C( x8 b% U關(guān)注我們
    1 L1 W! A2 l1 x) M1 j7 O3 t. Y; z2 q. M8 n8 O
    # ?* D2 K' _  g+ @$ E! [9 u. ?; u

    ) Z7 g, Q8 ^# t: f& v% ^

    , w% r; a9 I* }
    ( U8 o1 I5 [/ r* \& u0 b/ c

    8 h: B. }: M1 @0 @
    ! {/ L/ B  A/ r
                         
    - x& D# m" o* y' I; ]" q7 p: N5 ]4 i0 L% J, G3 x/ S& Z! u

    / S% i. v4 |5 z% Z+ ]7 M8 `! z: f- c* J
    關(guān)于我們:+ e6 l5 Z# M" \- U% z
    深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件,提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。
    8 T, P1 l$ z& J0 q# I. H8 j6 Y
    * P- D. N( m5 y; K9 Zhttp://www.latitudeda.com/6 ]3 m) L8 y4 s
    (點擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 回復(fù)

    使用道具 舉報

    發(fā)表回復(fù)

    您需要登錄后才可以回帖 登錄 | 立即注冊

    本版積分規(guī)則

    關(guān)閉

    站長推薦上一條 /1 下一條


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表