電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 47|回復(fù): 0
收起左側(cè)

扇出型晶圓/面板級(jí)封裝技術(shù)概述

[復(fù)制鏈接]

465

主題

465

帖子

3514

積分

四級(jí)會(huì)員

Rank: 4

積分
3514
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-9-20 08:00:00 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
引言0 P, x# Z' @+ k- I" d! K0 ?
扇出型晶圓/面板級(jí)封裝(FOW/PLP)是先進(jìn)的封裝技術(shù),與傳統(tǒng)封裝方法相比,能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù),包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。
/ z8 R% u2 {* a" _; K1 D# G8 E
扇出型封裝簡(jiǎn)介
5 O( d& x. A9 K6 n. \/ M0 D扇出型封裝與扇入型晶圓級(jí)芯片尺寸封裝(WLCSPs)的不同之處在于它需要在加工過程中使用臨時(shí)載體。這允許重布線層(RDLs)延伸到原始芯片邊界之外,從而實(shí)現(xiàn)更高的I/O數(shù)量。- B' m* K8 p9 b( @9 `

7 o$ p" k) Q4 {/ @& E如圖1所示,扇出型封裝的步驟包括:
  • 將已知良好芯片(KGDs)拾取并放置在臨時(shí)載體上
  • 用模塑料封裝芯片
  • 在封裝芯片上制作重布線層
  • 貼裝焊球
  • 移除臨時(shí)載體并將個(gè)別封裝切割分離
      i! C# \2 e8 [0 B  f& @[/ol]
    # x- p6 d4 s" E+ B9 P0 R! W6 n3 h* C) x1 g" G) I- d

    ' ?  s* @1 a# S: Y0 t& D1 _6 [. c圖1
    ) A6 w. ]5 k4 S& q: C9 M, @) c
    , n- `% m7 O0 [1 \0 c! S% t& M扇出型封裝的主要優(yōu)勢(shì)包括:
    2 T8 l1 [+ m/ a
  • 更高的I/O密度
  • 改善的電性能
  • 更薄的封裝厚度
  • 異質(zhì)集成多個(gè)芯片的能力9 i+ J4 L5 V. W4 a
    0 ?5 [( t+ H7 y: d9 t7 E
    扇出型晶圓級(jí)封裝工藝流程# c8 n6 C) s" L9 G4 |( t
    典型的扇出型晶圓級(jí)封裝(FOWLP)工藝流程包括以下關(guān)鍵步驟:
    ( B% {! A( f/ S! C# y+ |
  • 晶圓準(zhǔn)備和切割
  • 芯片貼裝到臨時(shí)載體
  • 模塑/封裝
  • 載體移除
  • 重布線層制作
  • 焊球貼裝和切割分離% h2 n7 P& X3 m  p, [, e* V

    $ D7 u; }8 N" q; A# v- z# B圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽:
    8 r" q, k0 A6 M' @3 q6 P# E# v7 k9 T4 {. @5 B" g. p
    ; T; |0 m* P$ \1 p7 w! L- b+ ^
    圖2
    . h2 |% d0 b$ H" V- {% ?! S2 j' m5 d9 a. n" H6 H0 t  u
    FOWLP加工中的關(guān)鍵考慮因素包括:
      `6 G  G* Y6 A: m
  • 臨時(shí)載體選擇(玻璃、硅、金屬)
  • 模塑料性質(zhì)
  • 重布線層制作(線寬/間距、通孔形成)
  • 模塑過程中的芯片位移
  • 翹曲控制' ~  k0 S! Z2 E8 P, a3 {$ v  J% e3 |# B4 D
    8 y9 z1 d1 z) l( t4 m7 L* D
    扇出型面板級(jí)封裝
    . l+ V* ?, c2 Q/ n& g, j為了進(jìn)一步提高產(chǎn)量并降低成本,扇出型加工可以擴(kuò)展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級(jí)封裝(FOPLP)。+ P9 l3 v; _+ s" X' ?' v6 {

    7 l4 s* i- b( s2 |: W" u: [& v圖3展示了508 x 508 mm面板的例子,其中包含1512個(gè)扇出型封裝:
    6 ~; K+ U4 d: r  r/ j$ h% O. f. e
    " q7 e. P3 O, k9 p ) A4 W8 k0 [9 ]% h' B6 S6 L
    圖3/ H# N" w1 t- g9 V8 e
    # D8 |8 }% f1 H' D- O1 |& r' m
    FOPLP的主要優(yōu)勢(shì)包括:
    $ X0 ~; n. G$ k. \5 p) J% T" g' ^
  • 更高的產(chǎn)量
  • 更低的每個(gè)封裝成本
  • 利用PCB/顯示器制造基礎(chǔ)設(shè)施
    7 V: P2 h% F0 M/ j

    1 N  I; D9 _3 D  w6 p6 k3 V8 d; T& L然而,像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
      d2 u9 c8 F! |) X- b+ B6 I2 {8 R4 P. Y0 J+ T$ |
    重布線層制作$ Y* X8 ]+ ~3 m% q# I+ A) C
    扇出型封裝的一個(gè)關(guān)鍵方面是細(xì)間距重布線層(RDLs)的制作。這通常涉及:
  • 介電層沉積/圖案化
  • 種子層沉積
  • 光刻膠圖案化
  • 銅電鍍
  • 種子層去除
    2 g3 {  N( x: p$ I2 l' I& T4 a  b[/ol]
    - ~2 @* |% p1 e/ C" g圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像:
    , E0 j  H+ i& W  T9 w. R2 y; @1 b% ]

    0 ~& K$ N& N) X( ~圖4
    ! n- k1 D( f3 T! _" @先進(jìn)的扇出型封裝可能包含多個(gè)RDL層,線寬/間距尺寸可達(dá)到2/2 μm。
    8 c7 Q7 M# q0 s& B+ W
    5 q- ]8 V/ A1 x5 B+ p% U芯片后置與芯片優(yōu)先方法) |7 I' s; Q& l2 f0 ~
    扇出型封裝可以使用芯片優(yōu)先或芯片后置(RDL優(yōu)先)方法實(shí)現(xiàn):* w" @- t: t- b/ i) h0 I+ q
    1.芯片優(yōu)先:# {- K! D8 P! |7 o4 z
  • 在RDL制作之前將芯片貼裝到載體上
  • 成本更低,產(chǎn)量更高
  • 更容易發(fā)生芯片位移8 m8 q& {. }. U7 \9 l* F

    5 A4 q  C. t7 t1 C0 j% u' t* @2.芯片后置:
    - n6 ]) ]4 S8 h* D
  • 在芯片貼裝之前在載體上制作RDLs
  • 更好的尺寸控制
  • 成本更高,工藝步驟更多
    4 h5 P5 f  \; }# G

    ; T/ t! }( O' h' C0 m# j1 q圖5展示了RDL優(yōu)先FOWLP方法的工藝流程:" J7 f( h( \& D5 j# |5 G

    . `4 X$ T8 k/ U8 A8 `* W) g
    ' D) f% v# \  V* h  [圖5: j$ Q: G4 L6 u, L. X# L

    4 x! z* s* U2 {6 w# ^' z芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
    # A) k) w4 M: Y( m% D2 \& U, I" K6 x! i  Y& I0 x: D9 F
    異質(zhì)集成
    + k  f( h8 `: ?. e  F扇出型封裝的一個(gè)主要優(yōu)勢(shì)是能夠在單個(gè)封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能:1 a+ S6 j0 F* K( u8 o- K# ?- t
  • 邏輯 + 存儲(chǔ)器
  • 模擬 + 數(shù)字
  • 處理器 + 傳感器' l7 i' L) o. F* f. A

    7 l1 r& c/ @' s" m9 v圖6展示了一個(gè)集成多種芯片尺寸的異質(zhì)扇出型封裝示例:0 f3 ]- ]- w2 r( T, K) v
    : ^0 v/ m$ \* W- W. s$ [9 |

    2 X1 b) o# c9 k% e; p7 \2 L9 F圖6" K5 }, X6 `. z+ Z

    3 U" r8 {/ _% L5 A在異質(zhì)扇出型設(shè)計(jì)中,必須仔細(xì)考慮芯片放置、RDL布線和熱管理。
    & Q/ k; a1 E$ D: ?# ~
    1 A/ }1 J, Z! U+ z, D5 n: O可靠性考慮
    & n8 C5 I$ C& ^7 d8 A扇出型封裝的主要可靠性問題包括:/ z/ a8 ^9 F( i* T. E( J
  • 模塑過程中的芯片位移
  • 翹曲
  • RDL裂紋/剝離
  • 焊點(diǎn)疲勞
  • 濕敏度/ f) O" L6 }- Q' [
    - l9 W5 H; v/ `
    可靠性測(cè)試通常包括:) z# d2 f+ q& l: \+ ]& o/ o% ^
  • 溫度循環(huán)
  • 跌落/沖擊測(cè)試
  • 濕敏等級(jí)(MSL)測(cè)試
    & }' H9 `; m1 x& L% E: o

    8 d3 `- x9 a  W$ W% f2 B$ T圖7展示了溫度循環(huán)后扇出型封裝中的焊點(diǎn)裂紋示例:. p: Z* _/ |( F) T5 B% ?8 K+ I

    6 R1 R3 n( i" T9 |
    0 n, c' V5 H  K& z7 i圖7
    3 G5 Q+ b6 e* A; M
    ( i: \/ P7 g0 g- J; A有限元建模通常用于分析應(yīng)力和預(yù)測(cè)可靠性,如圖8所示:( W, F7 }# z, r  T. N

    + U: `- ^; L4 I' R # R1 ^. b, `4 l  R% l0 E! ~
    圖8
    8 \; f/ n5 q  N. }3 @5 O0 L! C4 L2 C; K: ]7 f/ W
    新興應(yīng)用:Mini-LED顯示器& F( [: d3 c1 ]8 x8 S
    扇出型封裝的一個(gè)新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細(xì)間距集成mini-LED陣列。
    / R3 C) }7 k0 b% e) ~
    ; x) z  f8 s& ]圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例:
    ; Q8 Z. r# F! N3 d0 y& {3 f
    / |8 H% W7 ?: O( \: ^ ( |0 m; b( C3 @! u* R9 L1 v+ b
    圖9
    5 ^( v% L$ a( B/ H& I1 X/ W/ v" D$ V6 v8 a0 m
    mini-LED封裝的主要優(yōu)勢(shì)包括:
    ) Y9 d& e* _" D6 Q# ~& ?2 b8 r( _
  • 超細(xì)間距能力(
  • 改善的熱性能
  • 更低的封裝厚度& [2 z( \2 _( O+ T6 o3 d2 R4 l
    + A/ f' N5 ^7 _8 a2 w
    圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面:
    : K6 |' p3 K0 O' O; P7 [, g
    4 \, d! d6 M1 h% a' T
    . t7 z5 ]3 M9 z8 h; v" {+ t0 L; h圖10
    # f# P0 I. ~# Y7 ]: `) L. }; t" G8 M: Q$ C
    總結(jié). D- }# h! v7 e. j  A5 b. Z. c
    扇出型晶圓/面板級(jí)封裝與傳統(tǒng)封裝相比,能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括:* j3 _6 f/ T/ _7 f% \4 b% z; L; Y
  • 使用臨時(shí)載體
  • RDL制作
  • 芯片優(yōu)先與芯片后置方法
  • 擴(kuò)展到面板級(jí)以提高產(chǎn)量
  • 可靠性考慮
    1 N% r8 R$ E- A# o- c
      \1 y% a5 Y+ o1 s/ S
    像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對(duì)下一代電子產(chǎn)品的優(yōu)勢(shì)。隨著傳統(tǒng)封裝的縮放達(dá)到極限,預(yù)計(jì)扇出型技術(shù)將在先進(jìn)電子系統(tǒng)中發(fā)揮越來越重要的作用。
    . @& {, n/ w9 s2 x  ~) {! d. z
    2 ]) l+ N8 B$ s  {& V參考文獻(xiàn)$ A$ w, X. ?3 B  p, x# f
    [1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.  c1 R$ Q/ O3 {% u* C$ U2 [* j

      g  d& t9 j1 c' q- END -
    # E, Z4 y# H1 }, v- L. q( G8 K  ]+ \" K% ^: }8 v+ Y
    軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。6 S0 S4 g' o1 k: y. _3 |9 S
    點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng); ?$ R( l% W. q4 J6 I- a) p& L
    ( A6 R$ f. z/ o  t$ m# {$ _
    歡迎轉(zhuǎn)載0 S; s! J( q1 S5 r8 A3 [

    ) d5 j- s+ g7 M" E3 u( K轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!
    ! t3 [6 J& y/ w: P6 i- g3 R1 e5 \
    : i+ r" l' ?8 }) g5 V: P! S. h) P% ?3 q/ u! h

    : Q  w, N( g9 }$ S 7 M, B2 B8 }: ]: I( y% n9 ]
    ) l  v: Y' a' g  K: K
    關(guān)注我們
    8 Q3 a% e% a' {! R" D% x# `/ `# \" f  |# H  }
    - k6 f; v& s1 x) ^

    2 q% L: {( G" r! z3 d8 [  ]! Q
    1 o8 e' t6 [6 k3 z: J
    2 Y/ j3 Q) \4 T- |

    # A; n( m  v2 l ' ~( N( A& \6 J1 q+ R
                          " D2 t2 \' q2 c) T+ m0 x

    6 v7 c) S& d3 x
    % {. ?/ t& ]6 L. Y, d" t7 F
    & W: i# M1 R9 b% A$ w/ i
    關(guān)于我們:
    8 H- V8 X; U( |深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。! Z) F8 d2 I4 m' N% T+ O

    , N" R& }& \/ [4 ]* i/ [http://www.latitudeda.com/
    7 D# f4 Z& J  D: [; ~) }5 w5 v(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 發(fā)表回復(fù)

    本版積分規(guī)則

    關(guān)閉

    站長(zhǎng)推薦上一條 /1 下一條


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表