扇出型晶圓/面板級(jí)封裝技術(shù)概述

逍遙設(shè)計(jì)自動(dòng)化

引言
扇出型晶圓/面板級(jí)封裝（FOW/PLP）是先進(jìn)的封裝技術(shù)，與傳統(tǒng)封裝方法相比，能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù)，包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。
/ z8 R% u2 {* a
扇出型封裝簡(jiǎn)介
5 O( d& x. A9 K6 n. \/ M0 D扇出型封裝與扇入型晶圓級(jí)芯片尺寸封裝（WLCSPs）的不同之處在于它需要在加工過程中使用臨時(shí)載體。這允許重布線層（RDLs）延伸到原始芯片邊界之外，從而實(shí)現(xiàn)更高的I/O數(shù)量。

7 o$ p" k) Q4 {/ @& E如圖1所示，扇出型封裝的步驟包括：

將已知良好芯片（KGDs）拾取并放置在臨時(shí)載體上

用模塑料封裝芯片

在封裝芯片上制作重布線層

貼裝焊球

移除臨時(shí)載體并將個(gè)別封裝切割分離
  i! C# \2 e8 [0 B  f& @[/ol]
# x- p6 d4 s" E+ B9 P0 R

' ?  s* @1 a# S: Y0 t& D1 _6 [. c圖1
) A6 w. ]5 k4 S& q: C9 M, @) c
, n- `% m7 O0 [1 \0 c! S% t& M扇出型封裝的主要優(yōu)勢(shì)包括：
2 T8 l1 [+ m/ a

更高的I/O密度

改善的電性能

更薄的封裝厚度

異質(zhì)集成多個(gè)芯片的能力

扇出型晶圓級(jí)封裝工藝流程
典型的扇出型晶圓級(jí)封裝（FOWLP）工藝流程包括以下關(guān)鍵步驟：
( B% {! A( f/ S! C# y+ |

晶圓準(zhǔn)備和切割

芯片貼裝到臨時(shí)載體

模塑/封裝

載體移除

重布線層制作

焊球貼裝和切割分離

$ D7 u; }8 N" q; A# v- z# B圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽：
8 r" q, k0 A6 M' @3 q6 P# E# v

圖2
. h2 |% d0 b$ H" V- {
FOWLP加工中的關(guān)鍵考慮因素包括：
  `6 G  G* Y6 A: m

臨時(shí)載體選擇（玻璃、硅、金屬）

模塑料性質(zhì)

重布線層制作（線寬/間距、通孔形成）

模塑過程中的芯片位移

翹曲控制

扇出型面板級(jí)封裝
. l+ V* ?, c2 Q/ n& g, j為了進(jìn)一步提高產(chǎn)量并降低成本，扇出型加工可以擴(kuò)展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級(jí)封裝（FOPLP）。

7 l4 s* i- b( s2 |: W" u: [& v圖3展示了508 x 508 mm面板的例子，其中包含1512個(gè)扇出型封裝：
6 ~; K+ U4 d: r  r/ j$ h% O. f. e
" q7 e. P3 O, k9 p
圖3

FOPLP的主要優(yōu)勢(shì)包括：
$ X0 ~; n. G$ k. \5 p) J% T" g' ^

更高的產(chǎn)量

更低的每個(gè)封裝成本

利用PCB/顯示器制造基礎(chǔ)設(shè)施
7 V: P2 h% F0 M/ j
1 N  I; D9 _3 D  w6 p6 k3 V8 d; T& L然而，像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
  d2 u9 c8 F! |) X- b+ B
重布線層制作
扇出型封裝的一個(gè)關(guān)鍵方面是細(xì)間距重布線層（RDLs）的制作。這通常涉及：

介電層沉積/圖案化

種子層沉積

光刻膠圖案化

銅電鍍

種子層去除
2 g3 {  N( x: p$ I2 l' I& T4 a  b[/ol]
- ~2 @* |% p1 e/ C" g圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像：
, E0 j  H+ i& W

0 ~& K$ N& N) X( ~圖4
! n- k1 D( f3 T! _" @先進(jìn)的扇出型封裝可能包含多個(gè)RDL層，線寬/間距尺寸可達(dá)到2/2 μm。
8 c7 Q7 M# q0 s& B+ W
5 q- ]8 V/ A1 x5 B+ p% U芯片后置與芯片優(yōu)先方法
扇出型封裝可以使用芯片優(yōu)先或芯片后置（RDL優(yōu)先）方法實(shí)現(xiàn)：
1.芯片優(yōu)先：

在RDL制作之前將芯片貼裝到載體上

成本更低，產(chǎn)量更高

更容易發(fā)生芯片位移

5 A4 q  C. t7 t1 C0 j% u' t* @2.芯片后置：
- n6 ]) ]4 S8 h* D

在芯片貼裝之前在載體上制作RDLs

更好的尺寸控制

成本更高，工藝步驟更多
4 h5 P5 f  \; }# G
; T/ t! }( O' h' C0 m# j1 q圖5展示了RDL優(yōu)先FOWLP方法的工藝流程：

. `4 X$ T8 k/ U8 A8 `* W) g
' D) f% v# \  V* h  [圖5

4 x! z* s* U2 {6 w# ^' z芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
# A) k) w4 M: Y( m% D2 \
異質(zhì)集成
+ k  f( h8 `: ?. e  F扇出型封裝的一個(gè)主要優(yōu)勢(shì)是能夠在單個(gè)封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能：

邏輯 + 存儲(chǔ)器

模擬 + 數(shù)字

處理器 + 傳感器

7 l1 r& c/ @' s" m9 v圖6展示了一個(gè)集成多種芯片尺寸的異質(zhì)扇出型封裝示例：


2 X1 b) o# c9 k% e; p7 \2 L9 F圖6

3 U" r8 {/ _% L5 A在異質(zhì)扇出型設(shè)計(jì)中，必須仔細(xì)考慮芯片放置、RDL布線和熱管理。
& Q/ k; a1 E$ D: ?# ~
1 A/ }1 J, Z! U+ z, D5 n: O可靠性考慮
& n8 C5 I$ C& ^7 d8 A扇出型封裝的主要可靠性問題包括：

模塑過程中的芯片位移

翹曲

RDL裂紋/剝離

焊點(diǎn)疲勞

濕敏度

可靠性測(cè)試通常包括：

溫度循環(huán)

跌落/沖擊測(cè)試

濕敏等級(jí)（MSL）測(cè)試
& }' H9 `; m1 x& L% E: o
8 d3 `- x9 a  W$ W% f2 B$ T圖7展示了溫度循環(huán)后扇出型封裝中的焊點(diǎn)裂紋示例：

6 R1 R3 n( i" T9 |
0 n, c' V5 H  K& z7 i圖7
3 G5 Q+ b6 e* A; M
( i: \/ P7 g0 g- J; A有限元建模通常用于分析應(yīng)力和預(yù)測(cè)可靠性，如圖8所示：

+ U: `- ^; L4 I' R
圖8
8 \; f/ n5 q  N. }
新興應(yīng)用：Mini-LED顯示器
扇出型封裝的一個(gè)新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細(xì)間距集成mini-LED陣列。
/ R3 C) }7 k0 b% e) ~
; x) z  f8 s& ]圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例：
; Q8 Z. r# F! N3 d0 y& {3 f
/ |8 H% W7 ?: O( \: ^
圖9
5 ^( v% L$ a( B/ H& I
mini-LED封裝的主要優(yōu)勢(shì)包括：
) Y9 d& e* _" D6 Q# ~& ?2 b8 r( _

超細(xì)間距能力（

改善的熱性能

更低的封裝厚度

圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面：
: K6 |' p3 K0 O' O; P7 [, g
4 \, d! d6 M1 h% a' T
. t7 z5 ]3 M9 z8 h; v" {+ t0 L; h圖10
# f# P0 I. ~# Y7 ]: `
總結(jié)
扇出型晶圓/面板級(jí)封裝與傳統(tǒng)封裝相比，能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括：

使用臨時(shí)載體

RDL制作

芯片優(yōu)先與芯片后置方法

擴(kuò)展到面板級(jí)以提高產(chǎn)量

可靠性考慮
1 N% r8 R$ E- A# o- c
像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對(duì)下一代電子產(chǎn)品的優(yōu)勢(shì)。隨著傳統(tǒng)封裝的縮放達(dá)到極限，預(yù)計(jì)扇出型技術(shù)將在先進(jìn)電子系統(tǒng)中發(fā)揮越來越重要的作用。
. @& {, n/ w9 s2 x  ~) {! d. z
2 ]) l+ N8 B$ s  {& V參考文獻(xiàn)
[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.

  g  d& t9 j1 c' q- END -
# E, Z4 y# H1 }, v- L. q( G8 K
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

歡迎轉(zhuǎn)載

) d5 j- s+ g7 M" E3 u( K轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
! t3 [6 J& y/ w: P6 i- g3 R1 e5 \
: i+ r" l' ?8 }) g5 V

: Q  w, N( g9 }$ S

關(guān)注我們
8 Q3 a% e% a' {! R" D% x# `

2 q% L: {( G" r! z3 d8 [  ]! Q

# A; n( m  v2 l

                     

6 v7 c) S& d3 x

關(guān)于我們：
8 H- V8 X; U( |深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

, N" R& }& \/ [4 ]* i/ [http://www.latitudeda.com/
7 D# f4 Z& J  D: [; ~) }5 w5 v（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）