|
引言
' i @: d8 g: h4 h8 X4 @扇出型晶圓/面板級封裝(FOW/PLP)是先進的封裝技術(shù),與傳統(tǒng)封裝方法相比,能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù),包括關(guān)鍵工藝步驟、應用和可靠性考慮因素。
r4 V# M1 a3 m( s) J* l3 _5 x M
0 ?$ x: F0 O9 Z. c4 f6 b f扇出型封裝簡介
, K3 g5 L: o2 O2 V扇出型封裝與扇入型晶圓級芯片尺寸封裝(WLCSPs)的不同之處在于它需要在加工過程中使用臨時載體。這允許重布線層(RDLs)延伸到原始芯片邊界之外,從而實現(xiàn)更高的I/O數(shù)量。
$ q( L6 d: e b7 D# O& e4 ]2 }6 W. t+ h7 I5 r& ~
如圖1所示,扇出型封裝的步驟包括:將已知良好芯片(KGDs)拾取并放置在臨時載體上用模塑料封裝芯片在封裝芯片上制作重布線層貼裝焊球移除臨時載體并將個別封裝切割分離" b3 D4 a6 Y7 `- o) ~' R
[/ol]" y9 ]( }: S" f* g) c m7 O
1 }5 N- w N) ]6 S
md1mmo2vtfa64034868741.png (452.39 KB, 下載次數(shù): 3)
下載附件
保存到相冊
md1mmo2vtfa64034868741.png
2024-9-22 01:16 上傳
$ F+ ~! L' ^) @+ n: ]& S, u圖1
% k! h3 A: N, R/ c. W1 K) M* Y- T8 W1 b! s3 F. R! I `1 M
扇出型封裝的主要優(yōu)勢包括:
9 F d7 q6 y% z) L更高的I/O密度改善的電性能更薄的封裝厚度異質(zhì)集成多個芯片的能力
& O c) p8 j( ^2 @" f" z8 Z; @$ f; k2 g: ?5 ]3 ]0 e
扇出型晶圓級封裝工藝流程
2 K6 g$ d' Y1 R典型的扇出型晶圓級封裝(FOWLP)工藝流程包括以下關(guān)鍵步驟:& m+ S# t* b8 ^% V) \( m: ^
晶圓準備和切割芯片貼裝到臨時載體模塑/封裝載體移除重布線層制作焊球貼裝和切割分離# U3 y! n0 E' Z7 x. Z) x
2 o/ J+ E# z$ p圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽:) V) Z' I! q* C" g: [! x5 _
9 o2 \% `: O# K% s5 [
1txfsuovljy64034868841.png (214.79 KB, 下載次數(shù): 2)
下載附件
保存到相冊
1txfsuovljy64034868841.png
2024-9-22 01:16 上傳
/ k( h/ q5 c, Q- `* |
圖2' J! E7 ~% O( a; ?# t1 }
8 q# [+ R% K0 n* N! V' \, E% h4 KFOWLP加工中的關(guān)鍵考慮因素包括:0 U4 `8 n. E$ U
臨時載體選擇(玻璃、硅、金屬)模塑料性質(zhì)重布線層制作(線寬/間距、通孔形成)模塑過程中的芯片位移翹曲控制
8 z, i4 G8 z& I- j( x3 }. E |7 g# J* `
扇出型面板級封裝
9 r- {9 B8 [( w為了進一步提高產(chǎn)量并降低成本,扇出型加工可以擴展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級封裝(FOPLP)。
: W; E8 |# ]" y5 ^* @
6 D8 {! ? v/ u' \/ R8 s$ }: ]# C圖3展示了508 x 508 mm面板的例子,其中包含1512個扇出型封裝:% }8 c& E# s+ M
* V( t$ l: }" A/ g( \
tbczw3nsib064034868941.png (552.3 KB, 下載次數(shù): 1)
下載附件
保存到相冊
tbczw3nsib064034868941.png
2024-9-22 01:16 上傳
# N" C: D# Z3 n! T; F7 {! i
圖3
; F& _8 V& z3 \' Q1 R5 [# _5 i1 K2 e) N0 t
FOPLP的主要優(yōu)勢包括:
" M/ d8 g5 t$ [0 O/ ^3 `* N更高的產(chǎn)量更低的每個封裝成本利用PCB/顯示器制造基礎(chǔ)設(shè)施$ x8 b2 ^! K' |& f
- w* r4 O8 q) t0 |* S0 U) f然而,像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
2 X1 I* w3 F1 n) S, c* k+ e+ u5 K+ c! ^ V+ A3 R
重布線層制作5 t* m; T4 ]3 [7 s5 C
扇出型封裝的一個關(guān)鍵方面是細間距重布線層(RDLs)的制作。這通常涉及:介電層沉積/圖案化種子層沉積光刻膠圖案化銅電鍍種子層去除
. e4 R( w3 r, z: A[/ol]' \9 X1 m% i5 X p4 ^7 T/ e: R
圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像:
, P! D1 ?+ d5 ?0 A$ X y* u& f4 L" p9 F( Q. A
hgx1qzn0wlw64034869041.png (299.4 KB, 下載次數(shù): 1)
下載附件
保存到相冊
hgx1qzn0wlw64034869041.png
2024-9-22 01:16 上傳
9 U+ r# O# `: m% h( p7 T; M& Q
圖4; o2 r# z }; {. S& ?- v& j
先進的扇出型封裝可能包含多個RDL層,線寬/間距尺寸可達到2/2 μm。
5 q) s @' l6 v" a
N" B. B' I) B& s, q芯片后置與芯片優(yōu)先方法, T( [- o" ]; {
扇出型封裝可以使用芯片優(yōu)先或芯片后置(RDL優(yōu)先)方法實現(xiàn):
6 @ n( n, W H' f) R/ Q0 U1.芯片優(yōu)先:. [- E9 U: A! [
在RDL制作之前將芯片貼裝到載體上成本更低,產(chǎn)量更高更容易發(fā)生芯片位移
% Z Z- l$ u# q/ f9 z$ s9 |! u: r: H4 c3 ]
2.芯片后置:0 R* g! v' o' A9 w2 P: w2 y
在芯片貼裝之前在載體上制作RDLs更好的尺寸控制成本更高,工藝步驟更多
1 E" m, u) \7 d
- Z; i' I( `7 b- Y圖5展示了RDL優(yōu)先FOWLP方法的工藝流程:( S- x* m3 h/ X4 W2 b
+ n' a# Z3 j' E n+ B, Y2 d% S6 F
bi41l5yrhxm64034869141.png (468.08 KB, 下載次數(shù): 1)
下載附件
保存到相冊
bi41l5yrhxm64034869141.png
2024-9-22 01:16 上傳
9 n% e7 v( T3 f' n. u圖5
5 [- [8 a- _- |& f$ X9 d
5 }3 f0 n" g* d芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。$ L, Y# Y( u0 G( @
P* O4 p% n( n- c
異質(zhì)集成 u' Z. a; C3 H z
扇出型封裝的一個主要優(yōu)勢是能夠在單個封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能:6 d4 _) ~' R& `; u) w# V, C
邏輯 + 存儲器模擬 + 數(shù)字處理器 + 傳感器7 i2 G+ O4 {, U$ ~
7 Y4 b' ~6 k. Q圖6展示了一個集成多種芯片尺寸的異質(zhì)扇出型封裝示例:' F, Y% `, `) W
" b/ k( E! i. x9 N
rqo0cfun1bt64034869241.png (128.64 KB, 下載次數(shù): 2)
下載附件
保存到相冊
rqo0cfun1bt64034869241.png
2024-9-22 01:16 上傳
9 p0 p- w9 A' a( ], {, Y6 Z# a1 W
圖6
# E1 R. u1 J7 F7 ?/ A; c# z. N8 c
4 L; e- P% i& ~* _! D, u) {* f4 z在異質(zhì)扇出型設(shè)計中,必須仔細考慮芯片放置、RDL布線和熱管理。. W. X2 s/ P# N* E5 G3 i G
9 j L S9 [. k0 c
可靠性考慮4 Y, j2 s6 b5 d/ s" Z
扇出型封裝的主要可靠性問題包括:
& C3 W0 y7 E0 v, A+ E模塑過程中的芯片位移翹曲RDL裂紋/剝離焊點疲勞濕敏度
2 g' @8 G* `; H) K
) A7 D; }9 g8 B j, H可靠性測試通常包括:; V4 ]8 j, t- }! L; Z7 I
溫度循環(huán)跌落/沖擊測試濕敏等級(MSL)測試
# m2 t" A& U& M) ]4 c
) y7 t7 |) j c. d& }圖7展示了溫度循環(huán)后扇出型封裝中的焊點裂紋示例:
2 \+ D$ R0 v U1 @; H$ M# @! ^$ f0 t" Z+ u! x5 p
haekawl0xkc64034869342.png (345.57 KB, 下載次數(shù): 3)
下載附件
保存到相冊
haekawl0xkc64034869342.png
2024-9-22 01:16 上傳
2 C2 a. ?3 E4 l5 H; r2 x S圖71 `7 [& R- C0 \+ F' z% X' Z7 M
. N4 N' X9 [% o6 W, q有限元建模通常用于分析應力和預測可靠性,如圖8所示:+ c2 ^6 T5 C( k2 G% K
# Y6 i" P; T' T
iwtkprskvil64034869442.png (691.7 KB, 下載次數(shù): 3)
下載附件
保存到相冊
iwtkprskvil64034869442.png
2024-9-22 01:16 上傳
* a! J* l# p& a) n6 K- B
圖8
! g" C) s$ @" L/ p( ^7 S
$ D) a$ D+ w6 b0 i1 E3 f, K. Q新興應用:Mini-LED顯示器
B, J3 L. n3 j- J扇出型封裝的一個新興應用是在mini-LED顯示器中。扇出型封裝允許超細間距集成mini-LED陣列。3 N+ b$ i7 f" v
- N' \+ o* \' ~5 x0 U4 n
圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例: S% K" _5 F B$ I: U& F
8 B' L- Z$ ?% K
w5q1gnho51f64034869542.png (517.82 KB, 下載次數(shù): 1)
下載附件
保存到相冊
w5q1gnho51f64034869542.png
2024-9-22 01:16 上傳
/ X7 r) A1 O2 o+ T. a g% j: d# S
圖9
; y% o/ c' r6 q1 o& d3 }
" I& f( K. m$ Vmini-LED封裝的主要優(yōu)勢包括:+ i0 K! d" W3 i# `* z
超細間距能力(改善的熱性能更低的封裝厚度
; h* p1 O+ v9 ]; M& U \6 e! g! e8 e5 W) P; s
圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面:' y& {# R" p8 i
6 A' X4 F* K4 O5 {: b" b- W
djqkyjijfbq64034869642.png (504.03 KB, 下載次數(shù): 2)
下載附件
保存到相冊
djqkyjijfbq64034869642.png
2024-9-22 01:16 上傳
' d T, i x. a" m& N圖10; s) Y& V/ E' c* N5 j# j
! u1 C, _* r# U) ]; s T& p' j1 T
總結(jié)- U) z6 w2 ^# C3 y% E+ Z* m7 \
扇出型晶圓/面板級封裝與傳統(tǒng)封裝相比,能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括:. a5 e. h h: L" b9 K1 t; q7 h4 O- T$ t
使用臨時載體RDL制作芯片優(yōu)先與芯片后置方法擴展到面板級以提高產(chǎn)量可靠性考慮
8 j. `, V- m! z3 P; s; h
$ ^# ~# d9 y0 v! T像mini-LED顯示器這樣的新興應用展示了扇出型封裝對下一代電子產(chǎn)品的優(yōu)勢。隨著傳統(tǒng)封裝的縮放達到極限,預計扇出型技術(shù)將在先進電子系統(tǒng)中發(fā)揮越來越重要的作用。1 `+ u) [, h+ c0 B3 A
# c7 `7 u! Z" t. E6 Y: ~參考文獻0 `9 P2 C. Y8 U9 R) N4 H C
[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.
6 X! }1 V" n9 Q# L. t6 x4 e7 {2 h6 @6 V! T
- END -
" _( p5 D# I0 p2 B; E6 s$ x
% \% E& D( q2 r2 Y軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用,PIC Studio都可提升您的工作效能。
% l7 s* h) j; r6 t+ m7 Q) Z6 G點擊左下角"閱讀原文"馬上申請5 ]5 ] R9 @5 [# u+ E9 P
* M2 @, w- F1 N* o0 H9 Y歡迎轉(zhuǎn)載9 \5 c% x& G" Z/ F' V- z
/ G2 @1 j9 X. y t( _& d
轉(zhuǎn)載請注明出處,請勿修改內(nèi)容和刪除作者信息!
. T- v/ u$ P" ?, T; L x5 Q& f4 u; `7 }/ I: ~: W, O3 }
2 R6 |+ o, C' g, f. V' I* c) ~8 d, m+ k7 [* `/ p) @1 d# V! U9 L
4geajoomnid64034869742.gif (16.04 KB, 下載次數(shù): 1)
下載附件
保存到相冊
4geajoomnid64034869742.gif
2024-9-22 01:16 上傳
5 A% C. e8 ?* |7 K- t3 m
1 Q3 h0 }! K: _5 `關(guān)注我們# s! ~9 ^$ }! ^' w
) _+ b3 d: P4 F6 h/ a1 D/ ]/ c+ d
3 K: m) j& N6 Y& d# A. \- Q9 G/ u
i0ke4hzpybc64034869842.png (31.33 KB, 下載次數(shù): 2)
下載附件
保存到相冊
i0ke4hzpybc64034869842.png
2024-9-22 01:16 上傳
) x4 n7 D L9 n! _( p- O+ ~ | 0 T2 J# d( }) c* I( b
e0gykyk3vw264034869942.png (82.79 KB, 下載次數(shù): 2)
下載附件
保存到相冊
e0gykyk3vw264034869942.png
2024-9-22 01:16 上傳
* c$ U" `" h% O5 M | 6 p+ A# p: }1 @- e3 E+ u
vfbxux12rq464034870042.png (21.52 KB, 下載次數(shù): 5)
下載附件
保存到相冊
vfbxux12rq464034870042.png
2024-9-22 01:16 上傳
" q/ T1 Z& g* G2 q: } |
8 G( L/ g) ?% h$ r* y Y' _1 s* Y/ I( V/ I) {" k
4 r9 ^! c3 E0 E8 v. k
$ I( m4 \/ u/ H3 D& Q關(guān)于我們:% }& w! o2 L3 x3 K- s8 a
深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導體芯片設(shè)計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件,提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務,廣泛服務于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務。5 [3 u+ _' v0 f1 P5 |' U
s h/ x& f. @http://www.latitudeda.com/7 q! F) m/ D8 n5 x4 d3 G# H) O7 s
(點擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|