扇出型晶圓/面板級封裝技術(shù)概述

逍遙設(shè)計自動化

引言
' i  @: d8 g: h4 h8 X4 @扇出型晶圓/面板級封裝（FOW/PLP）是先進的封裝技術(shù)，與傳統(tǒng)封裝方法相比，能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù)，包括關(guān)鍵工藝步驟、應用和可靠性考慮因素。
  r4 V# M1 a3 m( s) J* l3 _5 x  M
0 ?$ x: F0 O9 Z. c4 f6 b  f扇出型封裝簡介
, K3 g5 L: o2 O2 V扇出型封裝與扇入型晶圓級芯片尺寸封裝（WLCSPs）的不同之處在于它需要在加工過程中使用臨時載體。這允許重布線層（RDLs）延伸到原始芯片邊界之外，從而實現(xiàn)更高的I/O數(shù)量。
$ q( L6 d: e  b7 D# O& e4 ]
如圖1所示，扇出型封裝的步驟包括：

將已知良好芯片（KGDs）拾取并放置在臨時載體上

用模塑料封裝芯片

在封裝芯片上制作重布線層

貼裝焊球

移除臨時載體并將個別封裝切割分離
[/ol]

1 }5 N- w  N) ]6 S
$ F+ ~! L' ^) @+ n: ]& S, u圖1
% k! h3 A: N, R/ c. W1 K
扇出型封裝的主要優(yōu)勢包括：
9 F  d7 q6 y% z) L

更高的I/O密度

改善的電性能

更薄的封裝厚度

異質(zhì)集成多個芯片的能力
& O  c) p8 j( ^2 @" f" z
扇出型晶圓級封裝工藝流程
2 K6 g$ d' Y1 R典型的扇出型晶圓級封裝（FOWLP）工藝流程包括以下關(guān)鍵步驟：

晶圓準備和切割

芯片貼裝到臨時載體

模塑/封裝

載體移除

重布線層制作

焊球貼裝和切割分離

2 o/ J+ E# z$ p圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽：


圖2

8 q# [+ R% K0 n* N! V' \, E% h4 KFOWLP加工中的關(guān)鍵考慮因素包括：

臨時載體選擇（玻璃、硅、金屬）

模塑料性質(zhì)

重布線層制作（線寬/間距、通孔形成）

模塑過程中的芯片位移

翹曲控制
8 z, i4 G8 z& I- j( x3 }
扇出型面板級封裝
9 r- {9 B8 [( w為了進一步提高產(chǎn)量并降低成本，扇出型加工可以擴展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級封裝（FOPLP）。
: W; E8 |# ]" y5 ^* @
6 D8 {! ?  v/ u' \/ R8 s$ }: ]# C圖3展示了508 x 508 mm面板的例子，其中包含1512個扇出型封裝：

* V( t$ l: }" A/ g( \
圖3
; F& _8 V& z3 \' Q1 R
FOPLP的主要優(yōu)勢包括：
" M/ d8 g5 t$ [0 O/ ^3 `* N

更高的產(chǎn)量

更低的每個封裝成本

利用PCB/顯示器制造基礎(chǔ)設(shè)施

- w* r4 O8 q) t0 |* S0 U) f然而，像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
2 X1 I* w3 F1 n) S, c* k+ e
重布線層制作
扇出型封裝的一個關(guān)鍵方面是細間距重布線層（RDLs）的制作。這通常涉及：

介電層沉積/圖案化

種子層沉積

光刻膠圖案化

銅電鍍

種子層去除
. e4 R( w3 r, z: A[/ol]
圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像：
, P! D1 ?+ d5 ?0 A

圖4
先進的扇出型封裝可能包含多個RDL層，線寬/間距尺寸可達到2/2 μm。
5 q) s  @' l6 v" a
  N" B. B' I) B& s, q芯片后置與芯片優(yōu)先方法
扇出型封裝可以使用芯片優(yōu)先或芯片后置（RDL優(yōu)先）方法實現(xiàn)：
6 @  n( n, W  H' f) R/ Q0 U1.芯片優(yōu)先：

在RDL制作之前將芯片貼裝到載體上

成本更低，產(chǎn)量更高

更容易發(fā)生芯片位移
% Z  Z- l$ u# q
2.芯片后置：

在芯片貼裝之前在載體上制作RDLs

更好的尺寸控制

成本更高，工藝步驟更多
1 E" m, u) \7 d
- Z; i' I( `7 b- Y圖5展示了RDL優(yōu)先FOWLP方法的工藝流程：


9 n% e7 v( T3 f' n. u圖5
5 [- [8 a- _- |& f$ X9 d
5 }3 f0 n" g* d芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。

異質(zhì)集成
扇出型封裝的一個主要優(yōu)勢是能夠在單個封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能：

邏輯 + 存儲器

模擬 + 數(shù)字

處理器 + 傳感器

7 Y4 b' ~6 k. Q圖6展示了一個集成多種芯片尺寸的異質(zhì)扇出型封裝示例：


圖6
# E1 R. u1 J7 F7 ?/ A; c# z. N8 c
4 L; e- P% i& ~* _! D, u) {* f4 z在異質(zhì)扇出型設(shè)計中，必須仔細考慮芯片放置、RDL布線和熱管理。

可靠性考慮
扇出型封裝的主要可靠性問題包括：
& C3 W0 y7 E0 v, A+ E

模塑過程中的芯片位移

翹曲

RDL裂紋/剝離

焊點疲勞

濕敏度
2 g' @8 G* `; H) K
) A7 D; }9 g8 B  j, H可靠性測試通常包括：

溫度循環(huán)

跌落/沖擊測試

濕敏等級（MSL）測試
# m2 t" A& U& M) ]4 c
) y7 t7 |) j  c. d& }圖7展示了溫度循環(huán)后扇出型封裝中的焊點裂紋示例：
2 \+ D$ R0 v  U1 @

2 C2 a. ?3 E4 l5 H; r2 x  S圖7

. N4 N' X9 [% o6 W, q有限元建模通常用于分析應力和預測可靠性，如圖8所示：

# Y6 i" P; T' T
圖8
! g" C) s$ @" L/ p( ^7 S
$ D) a$ D+ w6 b0 i1 E3 f, K. Q新興應用：Mini-LED顯示器
  B, J3 L. n3 j- J扇出型封裝的一個新興應用是在mini-LED顯示器中。扇出型封裝允許超細間距集成mini-LED陣列。

圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例：

8 B' L- Z$ ?% K
圖9
; y% o/ c' r6 q1 o& d3 }
" I& f( K. m$ Vmini-LED封裝的主要優(yōu)勢包括：

超細間距能力（

改善的熱性能

更低的封裝厚度
; h* p1 O+ v9 ]; M
圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面：


' d  T, i  x. a" m& N圖10

總結(jié)
扇出型晶圓/面板級封裝與傳統(tǒng)封裝相比，能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括：

使用臨時載體

RDL制作

芯片優(yōu)先與芯片后置方法

擴展到面板級以提高產(chǎn)量

可靠性考慮
8 j. `, V- m! z3 P; s; h
$ ^# ~# d9 y0 v! T像mini-LED顯示器這樣的新興應用展示了扇出型封裝對下一代電子產(chǎn)品的優(yōu)勢。隨著傳統(tǒng)封裝的縮放達到極限，預計扇出型技術(shù)將在先進電子系統(tǒng)中發(fā)揮越來越重要的作用。

# c7 `7 u! Z" t. E6 Y: ~參考文獻
[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.
6 X! }1 V" n9 Q# L. t6 x
- END -
" _( p5 D# I0 p2 B; E6 s$ x
% \% E& D( q2 r2 Y軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
% l7 s* h) j; r6 t+ m7 Q) Z6 G點擊左下角"閱讀原文"馬上申請

* M2 @, w- F1 N* o0 H9 Y歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
. T- v/ u$ P" ?, T; L  x5 Q

2 R6 |+ o, C' g, f. V' I* c

5 A% C. e8 ?* |7 K- t3 m
1 Q3 h0 }! K: _5 `關(guān)注我們

) x4 n7 D  L9 n! _( p- O+ ~

* c$ U" `" h% O5 M

" q/ T1 Z& g* G2 q: }

                     
8 G( L/ g) ?% h$ r* y  Y' _1 s* Y


$ I( m4 \/ u/ H3 D& Q關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務。

  s  h/ x& f. @http://www.latitudeda.com/
（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）