|
本帖最后由 cesc 于 2023-5-29 14:20 編輯
本次作業(yè)心得:
布局方面:
1、SDRAM和IC盡量靠近,中間有排阻時,SDRAM和IC間距保持800~1000mil,無排阻時保持600~800mil。
2、濾波電容靠近IC管腳進(jìn)行擺放。
布線方面:
1、數(shù)據(jù)線要求走在同層,地址線和時鐘線走線保持同組同層。
2、走線阻抗控制保持50歐姆,走線間距滿足3W原則。
3、數(shù)據(jù)線的等長誤差范圍控制在+/-50mil,地址線,控制線和時鐘線等長誤差控制在+/-100mil。
|
-
-
SDRAMX2.brd
2023-5-21 15:16 上傳
點擊文件名下載附件
下載積分: 聯(lián)盟幣 -5
972.23 KB, 下載次數(shù): 4, 下載積分: 聯(lián)盟幣 -5
|