|
現(xiàn)在是有一個(gè)收發(fā)信號的8層板,疊層TOP-L1-GND-L3-L4-POWER-L6-BOT,高速信號走在L1和L6層,POWER層分割多個(gè)電源,GND層是模擬地和數(shù)字地鋪銅,但是信號不穩(wěn)定有干擾,F(xiàn)解決辦法是多加兩層地層屏蔽,問題一:10層板疊層怎么處理最好?% B# k. ]. K* n7 E
問題二:多加的兩層地屏蔽也需要和之前的地層分割成模擬地和數(shù)字地還是直接鋪成大數(shù)字地?& h) b$ B8 B' V
還有由于收信號部分有ADC,發(fā)信號部分有DAC,都是與FPGA處理器直接相連,均為高速80M信號,8層板處理ADC和DAC的模擬地是用鋪銅直接連接在一起,
1 @' |& @$ P0 V! Z) \問題三:請問需要將ADC和DAC的模擬地分開處理么?
6 ~+ O1 _, X1 U O! [% l2 E+ }請賜教,謝謝!7 f0 E1 m o9 } T$ V
. k! G+ N9 z- d+ C; L/ z* F |
|