孫靈杰-第22次作業(yè)-兩片DDR3模塊設計

62b13bbeb6d98

作業(yè)心得：通過本次兩片DDR3的的模塊設計學習，讓自己的扇孔方法有了進一步提升，兩片DDR3做T點設計，DDR數(shù)據(jù)線向中間扇孔，兩片DDR中間扇一排孔，作為主控的連接部分，形成T型連接，分組和SDRAM一致，只不過DDR3多了一組差分,信號線同樣保持3W原則，盡量保證同組同層；DDR3等長規(guī)則差分對內(nèi)5mil誤差，數(shù)據(jù)線控制10mil誤差；地址，時鐘線控制50mil誤差；遇到主要問題是在主控連接到地址信號時，連接很多次都走不通，看了看老師做的素材才慢慢聯(lián)通的，主要是在扇孔的位置，和走線的層有關；

作業(yè)： 兩片DDR3PCB設計.zip (299.96 KB, 下載次數(shù): 8)

2022-11-1 22:16 上傳

點擊文件名下載附件
下載積分: 聯(lián)盟幣 -5

http://m.souzf.cn/forum.php?mod=attachment&aid=NzMyNzN8YzE1NWM4MDJhMTUzNzJiNGM0YTJmYjQzY2RkOWNjZTd8MTczMTEwMjU3Ng%3D%3D&request=yes&_f=.zip

cesc

間距可以調(diào)整到4mil以上的位置，都調(diào)整一下

cesc

短路需要處理一下

cesc

差分對內(nèi)等長需要修正下，太高了，這個間距一般要小于2倍間距

cesc

數(shù)據(jù)線與地址控制信號之間的間距拉大一些，20mil以上，能用地線隔離最好

cesc

其它沒什么問題