|
蛇形線是layout中經(jīng)常使用的一類走線方式。其主要目的就是為了調(diào)節(jié)延時,滿足系統(tǒng)時序設(shè)計要求。設(shè)計者首先要有這樣的認識:蛇形線會破壞信號質(zhì)量,改變傳輸延時,布線時要盡量避免使用。但實際設(shè)計中,為了保證信號有足夠的保持時間,或者減小同組信號之間的時間偏移,往往不得不故意進行繞線。
+ S( d9 c8 I- k 2 k. R. v/ a6 m# r4 {% k+ H
那么,蛇形線對信號傳輸有什么影響呢?走線時要注意些什么呢?其中最關(guān)鍵的兩個參數(shù)就是平行耦合長度(Lp)和耦合距離(S),如圖1-8-21所示。很明顯,信號在蛇形走線上傳輸時,相互平行的線段之間會發(fā)生耦合,呈差模形式,S越小,Lp越大,則耦合程度也越大?赡軙䦟(dǎo)致傳輸延時減小,以及由于串擾而大大降低信號的質(zhì)量,其機理可以參考第三章對共模和差模串擾的分析。" E5 _2 ~3 ^& ~0 }. u; H6 m3 n, ?
6 }9 d# ]3 T& l2 Z
0 k" g2 {: b" M7 e+ ?# ~; R
. T/ J! }2 a; R9 d$ H$ l4 ~2 ]0 m7 T% U. W; c- p
下面是給Layout工程師處理蛇形線時的幾點建議:
# m5 B+ s4 V3 ]1.盡量增加平行線段的距離(S),至少大于3H,H指信號走線到參考平面的距離。通俗的說就是繞大彎走線,只要S足夠大,就幾乎能完全避免相互的耦合效應(yīng)。
5 U; j8 I$ [: R c5 F$ R1 f* s2.減小耦合長度Lp,當兩倍的Lp延時接近或超過信號上升時間時,產(chǎn)生的串擾將達到飽和。9 z& S1 `: h2 X( p2 Z# t
3. 帶狀線(Strip-Line)或者埋式微帶線(Embedded Micro-strip)的蛇形線引起的信號傳輸延時小于微帶走線(Micro-strip)。理論上,帶狀線不會因為差模串擾影響傳輸速率。 z. v5 G3 H+ y) |* s
4.高速以及對時序要求較為嚴格的信號線,盡量不要走蛇形線,尤其不能在小范圍內(nèi)蜿蜒走線。8 Y6 t& m2 |1 h
5.可以經(jīng)常采用任意角度的蛇形走線,如圖1-8-20中的C結(jié)構(gòu),能有效的減少相互間的耦合。
4 I; B9 f( h/ O: o @+ \" c. `6. 高速PCB 設(shè)計中,蛇形線沒有所謂濾波或抗干擾的能力,只可能降低信號質(zhì)量,所以只作時序匹配之用而無其它目的。+ H8 K) _: @9 ^. K
7.有時可以考慮螺旋走線的方式進行繞線,仿真表明,其效果要優(yōu)于正常的蛇形走線。) R) V; U) M- d% p) E3 P9 y
" y6 m% v- B. ~+ V2 T! _; f1 l
|
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有賬號?立即注冊
x
|