Kintex-7、Zynq-7045/7100評(píng)估板如何實(shí)現(xiàn)FPGA的兩種SDI視頻方案（GTX+外接芯片）

peng85246

前言
4 C. h: m7 r7 I/ [


& c! ]; C# h' O, A4 E+ mSDI接口，全稱是“數(shù)字分量串行接口(Serial Digital Interface)”。按速率可分為標(biāo)準(zhǔn)清新度SD-SDI、高清標(biāo)準(zhǔn)HD-SDI和3G-SDI，其對(duì)應(yīng)速率分別是270Mb/s、1.485Gb/s和2.97Gb/s。目前在航空航天、軍事、醫(yī)療、交通等領(lǐng)域，SDI的應(yīng)用廣泛度僅次于CameraLink接口。

; w* f' x0 S" H2 P" R​
4 c4 }& W4 w+ _2 N


+ M9 o7 z9 d5 y, o1 J' d% Z9 z2 G4 h+ j
! _4 J  X; H5 a2 G0 Y( P  fSDI接口優(yōu)勢：
(1) 消耗GTX更少，消耗IO更少
如果使用GTX總線，僅需1對(duì)GTX，而HDMI則需要3對(duì)GTX。CameraLink接口由于走LVDS信號(hào)，Base模式下需要11對(duì)LVDS信號(hào)，F(xiàn)ull模式下需要22對(duì)LVDS信號(hào)，消耗IO數(shù)量比GTX SDI多了很多。
7 ~2 x  O( ^/ X8 s* v0 [# Q(2) 傳輸更穩(wěn)定
& z6 I) _1 y4 V相較于HDMI接口，SDI接口的自鎖扣設(shè)計(jì)更加穩(wěn)定可靠，不易脫落，不會(huì)因人為因素造成信號(hào)中斷。
(3) 傳輸距離更長
串行接口是指逐位數(shù)據(jù)的順序傳輸。它的特點(diǎn)是通訊線簡單。只要一對(duì)傳輸線可以實(shí)現(xiàn)雙向通信，特別適合于長距離通信。從理論上講，SDI的傳輸距離可以達(dá)到100m。
. ^+ k* M8 o9 J  k(4) 成本更低
* `: y' t. n! I; q) o% ]SDI接口平均每米價(jià)格約為4元，相較于HDMI接口的平均每米價(jià)格約為10元，SDI接口成本更低。
0 ]; o* v+ _: w
( Z$ C! x+ k7 V7 N5 @6 C9 A
8 [6 R: c: g$ _創(chuàng)龍科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡通過FMC視頻模塊已實(shí)現(xiàn)兩種SDI視頻輸入/視頻輸出方案：GTX +外接芯片。本文將為您分享基于Kintex-7 FPGA評(píng)估板、TL2971A/2972F視頻模塊的3G-SDI視頻輸入/輸出開發(fā)案例，使用外接芯片方式。TL2971A/2972F視頻模塊模塊亦可支持GTX方式。
: W! Q# S6 Q+ ~: J* o; e
$ r, W* M$ |/ m% U. x

! j* f6 ~* k* n! ~. U) n: w
0 x3 @. Q5 [4 d* B* I●硬件平臺(tái)
7 H2 B7 d$ l% n# Q  E6 Z


1 TLK7-EVM評(píng)估板
4 j1 b2 I; k: A+ j
, w& O- n) o9 Q3 z本文基于創(chuàng)龍科技TLK7-EVM評(píng)估板、TL2971A/2972F視頻模塊進(jìn)行演示。
* g8 O6 G9 ]& J* u$ H7 S/ UTLK7-EVM是一款基于Xilinx Kintex-7系列FPGA設(shè)計(jì)的高端評(píng)估板，由核心板和評(píng)估底板組成。核心板經(jīng)過專業(yè)的PCB layout和高低溫測試驗(yàn)證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。
評(píng)估板接口資源豐富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用戶快速進(jìn)行產(chǎn)品方案評(píng)估與技術(shù)預(yù)研。
( `1 d! d) h9 n- ^  a  l6 L5 F可申請(qǐng)TLK7-EVM評(píng)估板進(jìn)行快速評(píng)估，點(diǎn)tronlong.com/Product/show/93.html，免費(fèi)哦！
. P2 V1 _1 W' N1 P​

/ X, l. w4 y  v3 P
TLK7-EVM評(píng)估板
  u, `3 _# j3 Y  l- V' K


2 TL2971A/2972F視頻模塊
) J8 U/ g9 `0 \
$ Y' I! M" \- ^* s+ zTL2971A/2972F是一款基于FMC LPC標(biāo)準(zhǔn)設(shè)計(jì)的3G-SDI視頻輸入/輸出模塊，與創(chuàng)龍科技Zynq-7000/Kintex-7/Artix-7等評(píng)估板配套使用。以下為此模塊特點(diǎn)：
（1）通過GTX高速串行總線引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
（2）通過GTX高速串行總線引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
& P9 n& v! R7 f（3）通過GS2971A芯片引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
（4）通過GS2972芯片引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
（5）采用標(biāo)準(zhǔn)BNC連接器，支持視頻設(shè)備熱插拔。
​
  ^, \0 P/ Z6 e/ T% L
0 s1 y3 A* ~' @
TL2971A/2972F視頻模塊
$ ^1 e  x: G; Y$ ~5 S* b4 L

# j" E* X% D- x0 Q* Z* Y% T

0 {4 c6 M+ }7 a

●案例功能
: `: w4 F! }- `4 I0 G3 X
# T7 Z9 C7 p+ P( M

5 q1 W( P# b! p) {本案例為通過GS2971A、GS2972芯片引出SDI視頻輸入、輸出案例。通過GTX高速串行總線引出的SDI視頻輸入、輸出案例即將發(fā)布，敬請(qǐng)期待。
案例功能：評(píng)估板通過FMC視頻模塊TL2971A/2972F的SDI IN接口進(jìn)行1080P60視頻采集，并通過TL2971A/2972F模塊的SDI OUT接口將采集到的視頻進(jìn)行輸出。案例源碼、產(chǎn)品資料（用戶手冊(cè)、核心板硬件資料、產(chǎn)品規(guī)格書）可點(diǎn)：site.tronlong.com/pfdownload獲取。
3 w$ k5 b0 P7 z7 a" P9 e
* e0 {, `( N" k5 P; @6 F2 H6 ^
" G! a; c. ~9 q開發(fā)案例主要包括：
l CameraLink、SDI、HDMI、PAL視頻輸入/輸出案例
l 高速AD(AD9613)采集+高速DA(AD9706)輸出案例
5 X1 s$ T$ l* w9 r, N; N& ml AD9361軟件無線電案例
( Z5 q8 M5 w( ]+ Z+ yl UDP(10G)光口通信案例
+ t" q! Z8 I# f1 Ul UDP(1G)光口通信案例
4 V' ?3 N5 Q: _2 F( Xl Aurora光口通信案例
, S$ }' `3 M$ `) w$ Z) yl PCIe通信案例
8 q2 x: q5 F. M; p5 E& {% [3 o0 ]
7 d- D! a% s) v; O3 `/ i' z/ X4 N

4 x# `, c& c: o( U" z( r% k●案例演示
; x9 w4 G- T$ _
5 l! _8 }3 O+ Y8 ?) q) i- j將創(chuàng)龍科技的TL2971A/2972F模塊連接至評(píng)估板FMC1接口，評(píng)估板J1跳線帽選擇3.3V檔位，以配置FMC IO的BANK電壓為3.3V。
準(zhǔn)備一臺(tái)擁有HDMI OUT接口的PC機(jī)（例如筆記本），通過HDMI數(shù)據(jù)線將PC機(jī)HDMI OUT接口連接至HDMI轉(zhuǎn)SDI模塊（廠家：玩視，型號(hào)：3G HDMI TO SDI Audio）INPUT接口，PC機(jī)HDMI OUT接口用作圖像輸出。通過SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI IN接口連接至HDMI轉(zhuǎn)SDI模塊的OUTPUT接口。

/ T! i9 Q  ]3 R3 e7 }+ s6 K3 D) O
通過SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI OUT接口連接至SDI轉(zhuǎn)HDMI模塊（廠家：玩視，型號(hào)：3G SDI TO HDMI Audio）的INPUT接口，再通過HDMI數(shù)據(jù)線將一臺(tái)HDMI顯示屏連接至SDI轉(zhuǎn)HDMI模塊的OUTPUT接口，HDMI顯示屏用作圖像顯示。


4 [( E  R2 Y: G# e* ?2 l
1 Y; C; q' u, m( w- h4 i, @
' ~1 h2 Q& E3 E  `4 C" T​
" g: M8 t1 _: u1 ^

. a1 b8 `3 k  e* j4 {& k​



0 j, w3 p8 ]2 }8 n2 P- v+ U
9 T% u, \& M% ~2 g: N! \運(yùn)行程序，即可看到串口調(diào)試終端打印如下信息，然后在PC機(jī)的顯卡設(shè)置（或圖形屬性）中，按照下圖設(shè)置HDMI分辨率為1920x1080、刷新率為60pHz。

& J$ Y- p9 C3 l- K0 P, I
! Y* j3 c* g# ~( n6 l$ o! m​

4 D* F7 Q$ w/ n6 l- m  w# ?
; k' \; c& t; {

​
- }5 u+ V" I, e' i6 Q( _$ X
% Q' W- A/ \9 `3 d% w
此時(shí)，HDMI顯示屏將顯示PC機(jī)HDMI OUT接口輸出的圖像。
​

% \% F; ~0 F3 W% K
! p$ N; Y4 D6 @9 R, L% g/ [5 K​
4 ~& r/ i6 m5 @+ a' q' E1 ^

$ D7 n, ^% d; o●關(guān)鍵代碼(MicroBlaze)

MicroBlaze裸機(jī)源碼為"sw\baremetal_demo\project\sdi_capture_display\src\"，關(guān)鍵代碼說明如下。
9 G. W" F: I; k) k

(1) 初始化VDMA，將采集到的視頻數(shù)據(jù)緩存至DDR，并將視頻數(shù)據(jù)搬運(yùn)至AXI4-Stream to Video Out IP核，再進(jìn)行SDI視頻輸出。
​
● IP核配置
, I3 `7 a2 E+ J7 y; T
7 p6 y, g0 f0 p2 t% t1 VDMA IP核
( W, A/ K2 C0 o0 A( S6 ]
) i5 z' B' K- k( ]3 ~% Y本案例使用VDMA IP核進(jìn)行視頻數(shù)據(jù)緩存。
VDMA(AXI Video Direct Memory Access) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的pg020_axi_vdma.pdf，具體配置說明如下。
; X) A+ Y8 D0 K1 x, @& u4 S（1） Frame Buffer配置為3個(gè)。
（2） Write Burst Size、Read Burst Size均配置為16。
0 C. ]& F; i4 j（3） 讀通道的Stream Date Width配置為24。
2 l$ c! ~+ p* r5 _2 ^& n/ e! I（4） 讀/寫通道的Line Buffer Depth均配置為1024。
​


( A! o$ D" k1 M  i8 p. t( T（5） 點(diǎn)擊Advanced，保持默認(rèn)配置，即可避免VDMA同時(shí)讀寫同一個(gè)Buffer，造成視頻數(shù)據(jù)傳輸亂碼。
6 H! l/ @# C1 B6 I& S+ Z
2 ?5 v  c8 S. S8 X, ^& v9 Y3 ^
​


2 Video In to AXI4-Stream IP核

本案例使用Video In to AXI4-Stream IP核將并行視頻信號(hào)轉(zhuǎn)換為AXI4-Stream視頻流。
8 \9 M, v1 V3 ?, j/ ]
1 B) x- r1 }' |! ?9 t) D5 @* A
Video In to AXI4-Stream IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg043_v_vid_in_axi4s.pdf》，具體配置說明如下。


（1） 視頻格式配置為YUV 4:2:2。
（2） 數(shù)據(jù)位寬配置為10bit。
（3） Clock Mode配置為Independent（獨(dú)立時(shí)鐘）。
6 h0 O/ W! `  L& e​


- ^4 s6 }) J. J9 z

3 AXI4-Stream to Video Out IP核
$ Y: }" k4 t  R8 R
$ H2 M" V, M9 J; L4 s9 X本案例使用AXI4-Stream to Video Out IP核將AXI4-Stream視頻流轉(zhuǎn)化為并行視頻信號(hào)。
AXI4-Stream to Video Out IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg044_v_axis_vid_out.pdf》，具體配置說明如下。
, Z9 v: l, Z# B, O7 Y7 @（1） 視頻格式配置為YUV 4:2:2。
2 o! b2 c- ]. ^5 n  G; J" K（2） 數(shù)據(jù)位寬配置為10bit。
  I' d" g4 X) k+ G2 T' z: O（3） Clock Mode配置為Independent（獨(dú)立時(shí)鐘）。
2 ?. D. r+ o' ~6 U; |​

% s  r5 n( U) \2 b( q! I
4 VTC IP核
0 I0 V7 \. l! i3 R, w
% M' N) U5 [0 w) `本案例使用VTC IP核產(chǎn)生用于視頻輸出的時(shí)序。
VTC(Video Timing Controller) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg016_v_tc.pdf》，具體配置說明如下。
（1） 點(diǎn)擊Detection/Generation，確保不勾選"Include AXI4-Lite Interface"及"Enable Detection"。
. {. _4 I; B& f' W7 W  n# \2 r
/ _% _* J1 Y- b" {
6 L  K: J" m7 J  k​


（2） 點(diǎn)擊Default/Constant，Video Mode設(shè)為1080p，其余配置保持默認(rèn)。
​


5 Clocking Wizard IP核

5 V4 W# K) d4 y9 c$ k- s- [本案例使用Clocking Wizard IP核產(chǎn)生用于視頻輸出的像素時(shí)鐘（148.5MHz，對(duì)應(yīng)1080P60）。
Clocking Wizard IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg065-clk-wiz.pdf》，具體配置如下。
  A; A2 ~: Y6 y' _0 \​
5 s5 a) g0 S' K* k8 X( m



" B9 b6 h; q, ?- y  _●Vivado工程說明

點(diǎn)擊BLOCK DESIGN開發(fā)界面下的"Address Editor"選項(xiàng)，可查看IP核分配的地址，MicroBlaze可通過對(duì)應(yīng)地址對(duì)IP核進(jìn)行控制。
' P. _9 M) L3 V8 J1 ~* Y) N​

! s& i  Y. K) C/ ?
# ?" U7 n' K; a+ T1 v$ lVivado工程頂層文件為"hw\project\sdi_capture_display.srcs\sources_1\imports\hdl\sdi_capture_display.v"，關(guān)鍵代碼說明如下。
8 l9 J1 Z6 m% f
& E5 E2 ^5 w/ d+ N
3 B  E$ y& ?! n  k. |（1） 定義模塊接口。
​
) i# ^6 M; f5 p7 S" s& Q5 N

（2） 使用STARTUPE2原語輸出復(fù)位信號(hào)。
8 K' I% Q5 @) s: c​

' ]! ^% |0 J% Z; m% T: g8 s


（3） 調(diào)用Block Design。
​


1 y% s2 U9 }2 m9 Y​
$ r8 a* {  g% }& x; L