Altium designer pcb設(shè)計(jì)涉及到高壓時(shí),如何爬電距離進(jìn)行規(guī)則約束設(shè)置?
答:兩個(gè)導(dǎo)電部件之間,或一個(gè)導(dǎo)電部件與設(shè)備及易接觸表面之間沿絕緣材料表面測(cè)量的最短空間距離。沿絕緣表面放電的距離即泄漏距離也稱爬電距離,簡稱爬距。對(duì)最小爬電距離做出限制,是為了防止會(huì)在絕緣材料表面產(chǎn)生局部惡化傳導(dǎo)路徑的布線,這樣的布線會(huì)使得電子在絕緣表面或附近放電。 游客,如果您要查看本帖隱藏內(nèi)容請(qǐng) 回復(fù)
--------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧,日積月累你也是專家!
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享!
3、表述觀點(diǎn)僅代表我方建議,不對(duì)直接引用造成損失負(fù)責(zé)! -------------------------------------------------------------- 更多技術(shù)干貨文章推送,請(qǐng)關(guān)注 凡億PCB 公眾微信號(hào)!
|