|
本帖最后由 cesc 于 2023-7-25 10:35 編輯
作業(yè)心得:
1:對于BGA到DDR的連線方式還需進(jìn)一步加強(qiáng)練習(xí),實(shí)操過程中出現(xiàn)了很多次的調(diào)整,到最后還是有一些線繞得比較遠(yuǎn),美觀性不足
2:對于無法實(shí)現(xiàn)3W原則的位置可以添加區(qū)域規(guī)則
3:作業(yè)中在繞等長時(shí),地址線修改了三次,每次都是由于先把兩邊的線繞完以后,中間的線空間不足,只能再次從邊上開始修改,浪費(fèi)了不少時(shí)間
|
-
-
DDRX2.brd
2023-7-20 23:32 上傳
點(diǎn)擊文件名下載附件
下載積分: 聯(lián)盟幣 -5
1.85 MB, 下載次數(shù): 3, 下載積分: 聯(lián)盟幣 -5
|