|
本帖最后由 cesc 于 2023-6-3 15:38 編輯
黃老師,我這邊6層板layout畫好了哈,麻煩您幫忙看下指點下問題哈,我修改好就找華秋做板子了,我說下我的思路哈
1、電源部分:
(1)電源管理芯片:輸入源為三個,USB、電源適配器(AVIN)和電池Battery;輸出為兩個DCDC,4個LDO,其中有LDO3和LDO4是用作MIPI-CSI攝像頭供電的,我沒有用到,不過也畫出來了;本來想分開地的,不過因為有參考地平面,所以我就在退耦電容附近打孔了
(2)電源里芯片輸出的外部參考電源是IPSOUT,我分開了兩路布線,第一路是給NVP2516和S3芯片的LDO供電,另一路給LCD、轉(zhuǎn)5V和轉(zhuǎn)12V的電源模塊供電
2、等長:
(1)USB2.0的一對差分信號,我用XNET做了等長,對內(nèi)等長不超過5MIL,線寬按照層疊工藝4.5MIL,差分線距也是4.5MIL,然后周圍地過孔包裹,地與差分信號之間9MIL,然后等長用的蛇形走線高度沒有超過9MIL,寬度為10mil
(2)SD卡單端信號線,我用XNET和PINPAIR做了等長,不超過150MIL,線寬按照層疊工藝5MIL,單端信號線間距為9MIL,信號周圍地過孔包裹
(3)DVP信號輸入,8根信號線和1根時鐘線做了等長,不超過60MIL,線寬按照層疊工藝5MIL,單端信號線間距為4MIL,信號周圍地過孔包裹,然后等長用的蛇形走線寬度為3倍線寬
(4)LCD信號輸出,RGB信號線+時鐘線,不超過60MIL,線寬按照層疊工藝5MIL,單端信號線間距為4MIL,信號周圍地過孔包裹,然后等長用的蛇形走線寬度為3倍線寬
(5)PCM信號線輸出,三根數(shù)據(jù)線,不超過100MIL,線寬按照層疊工藝5MIL,單端信號線間距為4MIL,信號周圍地過孔包裹,然后等長用的蛇形走線寬度為3倍線寬
3、BGA出線:
(1)除了neck以外,均是層疊線寬要求出線
(2)BGA區(qū)域內(nèi),設(shè)置了4MIL線對線間距,4MIL先對過孔間距,8MIL線對SHAPE間距,10MIL線對HOLE間距
4、高速信號線參考平面是否分割檢查
(1)1、3層的參考平面是第2層,而第2層是完整的地參考平面,所以不存在參考平面分割的問題
(2)4、6層的參考平面是第5層,第5層是電源層,我看了下,第六層的信號線不是高速信號線,第四層有幾根DVP信號線,然后對應(yīng)的3.3V的參考平面是完整的,所以問題不大
5、第五層電源分割問題
(1)檢查過分割沒有很分裂
(2)BGA部分的3.3V輸入面已經(jīng)盡可能拓寬,目前應(yīng)該不會有電流通量不足的問題
6、信號線之間的串?dāng)_問題
第三層和第四層均為信號線,且都存在高速信號線,我看了下確實沒辦法把高速信號線都集中在第三層或者第四層,所以我盡量使得兩層的高速信號線斜交或者垂直了,沒有平行
非常感謝
|
|