扇出型晶圓/面板級(jí)封裝技術(shù)概述

逍遙設(shè)計(jì)自動(dòng)化

引言
扇出型晶圓/面板級(jí)封裝（FOW/PLP）是先進(jìn)的封裝技術(shù)，與傳統(tǒng)封裝方法相比，能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù)，包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。
- U8 o) \0 r3 ?3 [" |
扇出型封裝簡(jiǎn)介
7 u$ T, D0 k9 S# u+ n- x& ]; K; v% J扇出型封裝與扇入型晶圓級(jí)芯片尺寸封裝（WLCSPs）的不同之處在于它需要在加工過(guò)程中使用臨時(shí)載體。這允許重布線層（RDLs）延伸到原始芯片邊界之外，從而實(shí)現(xiàn)更高的I/O數(shù)量。
! e6 _' l  B+ }" f
$ q6 |" c& l9 G$ d' n. B  p, q9 J如圖1所示，扇出型封裝的步驟包括：

將已知良好芯片（KGDs）拾取并放置在臨時(shí)載體上

用模塑料封裝芯片

在封裝芯片上制作重布線層

貼裝焊球

移除臨時(shí)載體并將個(gè)別封裝切割分離
[/ol]
1 j- o; v- y& K1 i1 J1 R, c$ i: S
0 W9 j) F; O3 N- r$ q: s: k
圖1
# U# ~  C' \! Y. h2 h* [# \
# I2 s$ X3 \) i( K1 ~扇出型封裝的主要優(yōu)勢(shì)包括：

更高的I/O密度

改善的電性能

更薄的封裝厚度

異質(zhì)集成多個(gè)芯片的能力

! v! \% }) t1 C: F. M/ v扇出型晶圓級(jí)封裝工藝流程
  {1 F( C8 L0 \2 n; _+ A$ Y典型的扇出型晶圓級(jí)封裝（FOWLP）工藝流程包括以下關(guān)鍵步驟：
" c+ i/ {6 P3 o9 d

晶圓準(zhǔn)備和切割

芯片貼裝到臨時(shí)載體

模塑/封裝

載體移除

重布線層制作

焊球貼裝和切割分離
7 L: h% y7 _/ f9 w
5 }- B: G6 a8 g/ E, b圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺(jué)概覽：
+ T( _9 ~, X6 N: j2 Q. V5 v* F

, a, J: a5 `0 a2 [! t圖2
8 O6 g; @3 O* t5 [
FOWLP加工中的關(guān)鍵考慮因素包括：
1 b8 c1 G. w. z+ @3 a

臨時(shí)載體選擇（玻璃、硅、金屬）

模塑料性質(zhì)

重布線層制作（線寬/間距、通孔形成）

模塑過(guò)程中的芯片位移

翹曲控制
' b! c. e: d# m
* f1 ]: ~" T& i0 }9 _4 y扇出型面板級(jí)封裝
0 [) M# A* G# a% t: p為了進(jìn)一步提高產(chǎn)量并降低成本，扇出型加工可以擴(kuò)展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級(jí)封裝（FOPLP）。
6 k# g+ J& _! I3 G% K
- x& w. n8 J' x0 _$ ^圖3展示了508 x 508 mm面板的例子，其中包含1512個(gè)扇出型封裝：

; h# N% U* l& W! S+ E) B
! y7 d/ r/ u1 n9 s: g+ M- U" p7 D$ m圖3
' M. i7 }& N- M& b% w
FOPLP的主要優(yōu)勢(shì)包括：
* ?2 ?+ W4 O0 O3 c$ D% s

更高的產(chǎn)量

更低的每個(gè)封裝成本

利用PCB/顯示器制造基礎(chǔ)設(shè)施

然而，像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。

重布線層制作
扇出型封裝的一個(gè)關(guān)鍵方面是細(xì)間距重布線層（RDLs）的制作。這通常涉及：

介電層沉積/圖案化

種子層沉積

光刻膠圖案化

銅電鍍

種子層去除
[/ol]
圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像：


圖4
先進(jìn)的扇出型封裝可能包含多個(gè)RDL層，線寬/間距尺寸可達(dá)到2/2 μm。
+ Y7 b1 e/ s* g
芯片后置與芯片優(yōu)先方法
* d# Z: S7 L/ P( h- m3 }1 u扇出型封裝可以使用芯片優(yōu)先或芯片后置（RDL優(yōu)先）方法實(shí)現(xiàn)：
; Q5 `6 `8 t' M7 c3 U1.芯片優(yōu)先：

在RDL制作之前將芯片貼裝到載體上

成本更低，產(chǎn)量更高

更容易發(fā)生芯片位移

2.芯片后置：
/ N5 n# u, I% o/ {# C3 ]/ Q+ n& b/ _

在芯片貼裝之前在載體上制作RDLs

更好的尺寸控制

成本更高，工藝步驟更多
) u1 V1 C$ L/ J) A( y* t$ l/ ~
圖5展示了RDL優(yōu)先FOWLP方法的工藝流程：
9 O  G8 L9 }% n

7 U  |' p* Y9 p0 W" a圖5

芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
- p- e2 z7 N. H! K$ @, c3 w
2 @& S# T7 |9 O, W, a& m$ ~# x$ B異質(zhì)集成
扇出型封裝的一個(gè)主要優(yōu)勢(shì)是能夠在單個(gè)封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能：

邏輯 + 存儲(chǔ)器

模擬 + 數(shù)字

處理器 + 傳感器

圖6展示了一個(gè)集成多種芯片尺寸的異質(zhì)扇出型封裝示例：
8 n: Y! K5 t6 r) i- X& `! a
2 {- g# H6 c; f- y; M% I7 p
1 D4 j% Z" X' R: K) o圖6

在異質(zhì)扇出型設(shè)計(jì)中，必須仔細(xì)考慮芯片放置、RDL布線和熱管理。
4 ^. M& a; d6 P6 }
1 ]. S$ O: |  S# s可靠性考慮
0 T; W$ A5 H$ \扇出型封裝的主要可靠性問(wèn)題包括：
8 ~1 e# v; Y8 F9 s! g7 ^

模塑過(guò)程中的芯片位移

翹曲

RDL裂紋/剝離

焊點(diǎn)疲勞

濕敏度
9 ^& ]  R( ^& p7 ]
可靠性測(cè)試通常包括：

溫度循環(huán)

跌落/沖擊測(cè)試

濕敏等級(jí)（MSL）測(cè)試

圖7展示了溫度循環(huán)后扇出型封裝中的焊點(diǎn)裂紋示例：
" Y- Y$ u3 x3 E+ K) o

( f! N8 @* V0 e7 V圖7
% m$ J5 y7 j9 {/ e  }
有限元建模通常用于分析應(yīng)力和預(yù)測(cè)可靠性，如圖8所示：


圖8

新興應(yīng)用：Mini-LED顯示器
- [5 `; r1 f  B; k1 Y# N+ {8 U7 n$ r扇出型封裝的一個(gè)新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細(xì)間距集成mini-LED陣列。

  R4 z; M1 C' c3 T圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例：

, O+ S  M! l, ~. O* \% x: y& z5 q
7 Z. T$ K: `7 k, T7 H1 F; d3 G7 g! |圖9
2 A' ], q0 c9 [
/ V1 r; c# V) v" H' @mini-LED封裝的主要優(yōu)勢(shì)包括：

超細(xì)間距能力（

改善的熱性能

更低的封裝厚度

圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面：
# i+ r/ S5 x3 f% P7 E

( q  ^5 y/ F+ ^) o$ r圖10

, t+ j) _% H4 L: F" h- {總結(jié)
扇出型晶圓/面板級(jí)封裝與傳統(tǒng)封裝相比，能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括：
% ^( @- a9 ]( X1 w  s8 W( U

使用臨時(shí)載體

RDL制作

芯片優(yōu)先與芯片后置方法

擴(kuò)展到面板級(jí)以提高產(chǎn)量

可靠性考慮
8 }* ?& D& R0 H3 }5 Z" f
& R& ]* I" P' D$ }- G4 R/ K0 k像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對(duì)下一代電子產(chǎn)品的優(yōu)勢(shì)。隨著傳統(tǒng)封裝的縮放達(dá)到極限，預(yù)計(jì)扇出型技術(shù)將在先進(jìn)電子系統(tǒng)中發(fā)揮越來(lái)越重要的作用。
3 j0 C' A6 y: l7 O5 i
參考文獻(xiàn)
# u4 @3 w# v5 G+ e9 o1 c[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.
% v* d  n5 d2 m# z) y* z3 s
* W' a, @. K+ B- END -

軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
- e5 q6 Y* B4 O" \: R: S0 Z點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

& C9 N" l4 a) A+ ~歡迎轉(zhuǎn)載
: V4 X$ A) |9 s0 Y
4 _) R5 Y  L+ A; ^. D轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！

) r3 \" a; B0 x3 l5 W% B



$ l3 ]* R5 w, o9 S關(guān)注我們
4 w) q0 M9 o. {" S' C

. ^9 P$ g& I, M! h

1 K1 g* y3 x/ N' f( U , O  T- n) \5 |$ Q; r1 r

                     
; Q. Y) x8 s6 t

3 v: R5 t* e, |$ l( u
, E/ N8 ^4 J5 H& U9 ~/ t3 q關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）