作者:一博科技 自媒體高速先生團隊成員 黃剛
1 b' }, C6 T% R0 G- J9 a Z1 c$ c0 Z. z' C% [
, d; Z0 _3 b1 p7 t9 ~7 m
眾所周知,原理圖是整個設計流程的前端,關系到后面的pcb設計、加工、焊接、整板功能的調(diào)試是否成功。如果原理圖出錯導致調(diào)試失敗的水平也分段位的話,大家說說看本文的這個案例的出錯水平屬于哪個段位呢?
7 D6 r7 C! ]" _% f- w- h) ]. Z# M/ b
這又是一個關于DDR系統(tǒng)的故事。高速先生這幾年深耕在DDR仿真設計這個領域中,基本上經(jīng)過我們仿真設計的各種DDR系統(tǒng)都很少出現(xiàn)功能的問題了。但是與此同時,DDR設計的難度的確是逐年增加的,單通道容量越來越大,密度越來越高,層數(shù)越來越少,速率越來越高,因此高速先生能看到我們有些客戶們的DDR設計稍顯吃力,然后出現(xiàn)問題的幾率也慢慢增加。我們在最近的文章中也給大家分享了一些fail的例子,那么今天再給大家分享一個由于原理圖問題導致的fail案例哈。, u& U/ Y8 _3 F& n3 ^7 p
% k2 x, P& q! r/ i4 d1 a$ Y
這又是另外一個略帶點困意的午后,高速先生剛投入到下午的工作,突然就收到了一封醒神的郵件:
) ^( |! l1 D, P# P* X: I$ b) ~* I! S+ T9 \+ E9 Y) \. U
高速先生看到這封簡單而有力的郵件,的確shock到了我們,兩組基本一樣的設計居然一組能成功運行到額定的速率,另外一組居然連啟動都啟動不了!!差別之大,可能是高速先生前所未見的。一般來說,同一個板的幾個DDR通道,最多會出現(xiàn)降頻能運行的差別,像這樣的差別真的只能用以下的詞語來形容了。/ j( M( K8 y- E2 w+ n
4 T4 f5 w" t8 {0 l& \) B# a) z
但是震驚歸震驚,分析還是要去分析的,PCB是我司進行設計和加工的,但是并沒有進行仿真,因此板子的設計到加工整個流程都并沒有經(jīng)過高速先生的檢閱。因此高速先生看到板子的時候,基本上就和你們看到板子是同一個時候了。我們看看其中一路DDR的拓撲,發(fā)現(xiàn)還是一個比較有難度的設計,一個通道10個顆粒,1拖10的拓撲,采用正反貼的結(jié)構(gòu)進行布局。
5 \9 K* a9 Z$ [6 S# c0 V Z& u7 A p% W
從布局到布線來看,我們設計工程師的水平還是可以信賴的,高速先生會經(jīng)常在內(nèi)部去一起討論DDR設計的細節(jié)方法,因此高速先生是相信我們設計團隊能力的,從本案例也可以看到,這個1拖10難度的DDR系統(tǒng)至少有一個通道是成功跑到了額定速率。9 r& i' I5 u# G# G& z+ T
) G4 K1 s) p6 `5 n$ y4 g: H, g高速先生隱隱的感覺到這么大的調(diào)試差別,在PCB設計上應該在某些地方有明顯的區(qū)別,可能是乍眼一看沒發(fā)現(xiàn)吧,因此高速先生一邊在仔細檢閱PCB設計文件,一邊還是去指導客戶去做一些debug的調(diào)試,例如讓客戶換一下驅(qū)動和ODT的配置,改變一下Vref電壓幅度,甚至讓客戶只焊正面,去掉背面5個顆粒這種操作,但是很遺憾的事,客戶嘗試之后并沒有任何的改善和變化。
7 u1 [2 u4 q4 P8 [
: L8 Q( {/ @8 G, I9 p# E: @7 f正當debug調(diào)試陷入僵局的時候,也不知道是不是看PCB文件看到眼花了,隱約發(fā)現(xiàn)兩個通道在端接VTT電阻的數(shù)量上好像不太一樣??。!) ?& t* S. y& ~5 y# ~! I
4 k6 l2 ^' v& i& p
趕緊猛的揉揉眼睛并而喝口水穩(wěn)定下情緒,然后再認真的看一次。!
3 Y/ N( i, ]2 Y, u4 f" S8 m
9 C6 T) z2 Z* J* z! k' t6 L這下看清楚了,還真是數(shù)量不一樣的,上面有問題的通道明顯少了一列VTT電阻,我們趕緊仔細檢查每一根地址控制信號,看看是不是他們在VTT電阻上有差別。
/ }! G8 x6 `! v0 O0 U# Z9 n/ U- p, G2 C$ w9 j
不檢查還好,一檢查不得了!居然有問題的通道有三根信號就沒連接到VTT電阻,也就是說,這三根信號壓根就沒有端接!
( [: ?- T8 d$ ^* B% q" c 分析到這里,高速先生大概知道問題出在哪里了,在進行仿真來對比有VTT電阻端接和沒有端接的波形之前,我們還想搞清楚到底為什么PCB設計上會漏掉這幾根信號的端接。因此和我們PCB設計工程師確認后,我們要到了客戶的設計原理圖,找到相應的位置,果然有了驚人的發(fā)現(xiàn)。
% k+ w Z. Y @
& h/ T& x5 [5 B0 j' R# x) ]" v8 z3 N我們找到了部分網(wǎng)表的對比,驚人的發(fā)現(xiàn)有問題的通道從客戶的原理圖上就已經(jīng)漏了這幾根信號的端接,然后我們這邊工程師按照原理圖完成了設計,加工和焊接,板子出來的結(jié)果就是這樣了。
3 [" _4 x1 C E; F. |. n+ r
: Z& G% D; ]7 R- j. _) @8 F- P好吧,其實問題已經(jīng)弄清楚了,最后我們再通過仿真來證明下有接端接和沒接端接情況下,信號質(zhì)量到底能有多大的差異。( l9 l; @- ]/ b: a2 z [
" l4 _6 k' f3 G, n經(jīng)過仿真后,波形結(jié)果的確也能很好的和測試情況相對應。8 K* [1 Y4 P9 o# c
/ p, f; {; ^+ p6 H3 P這種沒端接的情況,不要說2400M速率跑不上去,哪怕是降一半頻率,1200M也是妥妥的…有問題!
( J) K' E& W& Q, @* X: M0 l" B3 ?
' h0 T) H' F3 t6 P+ b' {' b7 ~最后我們的PCB工程師也找到了這個原理圖的問題,并而把高速先生的結(jié)論告訴了客戶。
) T. K: ?0 A9 w+ Z. e2 f* U8 L: P9 W# d/ r1 p) h% O4 f
這個時候,希望高速先生快速定位到問題會給客戶帶來一絲絲安慰和后續(xù)能快速的進行改板,這個原理圖出錯導致加工出來的DDR系統(tǒng)完全不能啟動的案例,希望能給大家在方案設計上有所思考哈。
4 Q8 t& N6 M8 Q# j' I' j. e: O |