王明亮-DDR2片作業(yè)

王明亮

信號分類
1 地址類，時鐘差分等；
2 數(shù)據(jù)類D，數(shù)據(jù)掩碼DM，數(shù)據(jù)鎖存DQS。
3 電源類
布局方案
1  一片時點對點，留出繞線空間
2  兩片相對CPU所接信號管腳中心對稱布局（T點）（留出繞地址線，與串組空間）
3  濾波電容與VREF退耦電容靠近芯片管腳擺放，DDR之間距離600-800，右阻容800-1000mil
4  數(shù)據(jù)線串組容放控制器與DDR中間；并組容靠近串組容（可頂?shù)踪N）
5  DM數(shù)據(jù)掩碼為點到點單向，串組靠近控制器端放，并組靠DDR端；
6  地址，控制，時鐘為單向（采用點到多點拓撲結(jié)構(gòu)），串組靠近控制端，并組放在第一個T點長度不超500mil；菊花鏈串組靠近控制端，并組放在最后一片DDR后面長度不超500mil；
布線要求
1  單端50 差分100
2  數(shù)據(jù)每組走同層（10根，8根數(shù)據(jù)D，1根鎖存DQS，1根數(shù)據(jù)掩碼DM）；兩片時11根（8根數(shù)據(jù)，DQM,DQS差分）
3  信號間距滿足3W;數(shù)據(jù)，地址（控制），時鐘之間間距20mil/最小3W；空間允許加地線（15-30mil）；
4  VREF電源先電容后管腳，走線不小于20mil，與同層信號間距最少20mil；
5  所有信號線不要夸分割，如果換層，更改參考層注意增加回流地過孔或退偶電容；所有DDR信號參考層平面至少大30-40mil。任何非DDR部分不得以DDR電源為參考；
6  兩片DDR布線拓撲結(jié)構(gòu)優(yōu)選中間部分（T點），T點過孔打在兩片DDR中間；支持讀寫平衡的才可以使用菊花鏈；
等長規(guī)則
1  數(shù)據(jù)線以DQS為基準等長；地址、控制、時鐘、以時鐘為基準；
2  數(shù)據(jù)最長不超2500mil，組內(nèi)誤差±25mil；DQS與時鐘長度控制±250mil；
3  地址組內(nèi)誤差±100mil；
4  DQS、時鐘差分對內(nèi)±5mil；設計阻抗時對內(nèi)間距不超2倍線寬；