在《pcb設(shè)計(jì)丨電源設(shè)計(jì)的重要性》一文中,已經(jīng)介紹了電源設(shè)計(jì)的總體要求,以及不同電路的相關(guān)布局布線等知識(shí)點(diǎn),那么本篇內(nèi)容,小編將以RK3588為例,為大家詳細(xì)介紹其他支線電源的PCB設(shè)計(jì)。 , p: |7 |2 A' S" z' B) F
電源PCB設(shè)計(jì) 3 {7 B0 Z. G# I# _; k; @
01 如下圖(上)所示的濾波電容,原理圖上靠近RK3588的VDD_CPU_BIG電源管腳綠線以內(nèi)的去耦電容,務(wù)必放在對(duì)應(yīng)的電源管腳背面,電容GND PAD盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。 其余的去耦電容盡量擺放在芯片附近,而且需要擺放在電源分割來源的路徑上。 3 @5 X' M+ l" `0 f3 U* y9 ]/ Y3 W
1 G! c6 S: R) s9 e+ q' P- c: K; h, F! A3 o; a: i! T/ j
$ U( W$ [: S; v02 RK3588芯片VDD_CPU_BIG0/1的電源管腳,保證每個(gè)管腳邊上都有一個(gè)對(duì)應(yīng)的過孔,并且頂層走“井”字形,交叉連接。 如下圖是電源管腳扇出走線情況,建議走線線寬10mil。 ; }- L4 A) ^/ H5 F+ N% x% Y
7 n3 @" X! x' N" T7 T
03 VDD_CPU_BIG0/1覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴(yán)重,必須計(jì)算有效線寬,確認(rèn)連接到CPU每個(gè)電源PIN腳路徑都足夠。 04 VDD_CPU_BIG的電源在外圍換層時(shí),要盡可能的多打電源過孔(12個(gè)及以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會(huì)大大降低電容作用。 05 VDD_CPU_BIG電流比較大需要雙層覆銅,VDD_CPU_BIG 電源在CPU區(qū)域線寬合計(jì)不得小于 300mil,外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式降低走線帶來壓降(其它信號(hào)換層過孔請(qǐng)不要隨意放置,必須規(guī)則放置,盡量騰出空間走電源,也有利于地層的覆銅),如下圖所示。
$ R3 z7 d+ }5 y, T# H3 x% m; I4 v: F3 t' t: v
7 a7 z0 |' o( H: b$ q
2 O6 g- v Y0 Z9 j06 電源平面會(huì)被過孔反焊盤破壞,PCB設(shè)計(jì)時(shí)注意調(diào)整其他信號(hào)過孔的位置,使得電源的有效寬度滿足要求。 下圖L1為電源銅皮寬度58mil,由于過孔的反焊盤會(huì)破壞銅皮,導(dǎo)致實(shí)際有效過流寬度僅為L(zhǎng)2+L3+L4=14.5mil。 - N) O3 m- h0 B/ l, I) C
7 R2 t/ g2 w. N2 x0 d! \# T* w
07 BIG0/1電源過孔40mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧12個(gè),如下圖所示。 1 S. V1 r- ]" P% u( S' R
1 d3 h' g) {, L% @8 Q$ m: }08 BIG電源PDN目標(biāo)阻抗建議值,如下表和下圖所示。
' F R* {8 |( |8 z4 {1 T) k/ k1 l% ~; L5 c; R0 O
' _0 s2 {% j4 I4 o2 A
+ ` s" K, k1 o* L6 M電源PCB設(shè)計(jì) VDD_LOGIC 01 VDD_LOGIC的覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴(yán)重,必須計(jì)算有效線寬,確認(rèn)連接到CPU每個(gè)電源PIN腳路徑都足夠。 02 如下圖(上)所示,原理圖上靠近RK3588的VDD_LOGIC電源管腳綠線以內(nèi)的去耦電容,務(wù)必放在對(duì)應(yīng)的電源管腳背面,電容的GND管腳盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。 其余的去耦電容盡量擺放在RK3588芯片附近,并擺放在電源分割來源的路徑上。 0 t1 `; L% `4 m P) w, c" T
/ n3 i! ?& @$ E. I
1 ?$ R5 M( c( S" O$ P% u# v
5 E5 c4 c. v; m# T! f) M2 f: ^# D" f03 RK3588芯片VDD_LOGIC的電源管腳,每個(gè)管腳需要對(duì)應(yīng)一個(gè)過孔,并且頂層走“井”字形,交叉連接,如下圖所示,建議走線線寬10mil。
& q, \7 a1 D1 M3 H% a) O: Y$ L# o, |: @+ U' d5 ]! s7 P
04 BIG0/1電源過孔40mil范圍(過孔中心到過孔中心間VDD_LOGIC電源在CPU區(qū)域線寬不得小于120mil,外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式,降低走線帶來壓降(其它信號(hào)換層過孔請(qǐng)不要隨意放置,必須規(guī)則放置,盡量騰出空間走電源,也有利于地層的覆銅),GND過孔數(shù)量建議≧12個(gè)。
4 C/ E/ _0 h/ R* ]5 a2 r* c+ u4 A! r }! B
05 VDD_LOGIC的電源在外圍換層時(shí),要盡可能的多打電源過孔(8個(gè)以上10-20mil的過孔),降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會(huì)大大降低電容作用,如下圖所示。 * l7 m6 } C, D2 j5 t
: L3 d7 k0 c$ G9 `/ Q4 h: \06 電源過孔40mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧11個(gè),如下圖所示。
% t& j& _4 @; m6 U" g3 O) J, q( Y" {9 _; g/ B
電源PCB設(shè)計(jì) VDD_GPU 01 VDD_GPU的覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴(yán)重,必須計(jì)算有效線寬,確認(rèn)連接到CPU每個(gè)電源PIN腳的路徑都足夠。 02 VDD_GPU 的電源在外圍換層時(shí),要盡可能的多打電源過孔(10個(gè)以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會(huì)大大降低電容作用。 03 如下圖(上)所示,原理圖上靠近RK3588的VDD_GPU電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對(duì)應(yīng)的電源管腳背面,電容的GND PAD盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。 其余的去耦電容盡量擺放在RK3588芯片附近,并需要擺放在電源分割來源的路徑上。 7 p9 A$ Q2 a* I- ^# y2 M2 Z+ D1 I
1 U2 L* p H9 L: a9 @
7 X" ?7 t W" h8 N. b* c- I6 W
04 RK3588芯片VDD_GPU的電源管腳,每個(gè)管腳需要對(duì)應(yīng)一個(gè)過孔,并且頂層走“井”字形,交叉連接,如下圖所示,建議走線線寬10mil。 7 C* u; B) Y; K" t. d% i: h5 f8 p, g! z4 H
/ c8 Q6 y7 c! l, ]% o h3 H5 T05 VDD_GPU電源在GPU區(qū)域線寬不得小于300mil,外圍區(qū)域?qū)挾炔恍∮?00mil,采用兩層覆銅方式,降低走線帶來壓降。 ) t. s2 n1 ]4 C! R# _/ p5 K9 x
9 I, Q0 z5 ~6 ^06 電源過孔40mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧14個(gè),如下圖所示。
. F* M' P. N8 x% l
R8 t: e6 L" i, z設(shè)計(jì)完P(guān)CB后,一定要做分析檢查,才能讓生產(chǎn)更順利,這里推薦一款可以一鍵智能檢測(cè)PCB布線布局最優(yōu)方案的工具:華秋DFM軟件,只需上傳PCB/Gerber文件后,點(diǎn)擊一鍵DFM分析,即可根據(jù)生產(chǎn)的工藝參數(shù)對(duì)設(shè)計(jì)的PCB板進(jìn)行可制造性分析。 華秋DFM軟件是國(guó)內(nèi)首款免費(fèi)PCB可制造性和裝配分析軟件,擁有300萬+元件庫,可輕松高效完成裝配分析。其PCB裸板的分析功能,開發(fā)了19大項(xiàng),52細(xì)項(xiàng)檢查規(guī)則,PCBA組裝的分析功能,開發(fā)了10大項(xiàng),234細(xì)項(xiàng)檢查規(guī)則。 基本可涵蓋所有可能發(fā)生的制造性問題,能幫助設(shè)計(jì)工程師在生產(chǎn)前檢查出可制造性問題,且能夠滿足工程師需要的多種場(chǎng)景,將產(chǎn)品研制的迭代次數(shù)降到最低,減少成本。
/ k6 T" `- j2 \: y- m7 a' x9 ]; \* ^5 d9 E9 R# ]
電源PCB設(shè)計(jì) VDD_NPU 01 VDD_NPU的覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴(yán)重,必須計(jì)算有效線寬,確認(rèn)連接到CPU每個(gè)電源PIN腳的路徑都足夠。 02 VDD_NPU的電源在外圍換層時(shí),要盡可能的多打電源過孔(7個(gè)以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會(huì)大大降低電容作用。 03 如下圖(上)所示,原理圖上靠RK3588的VDD_NPU電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對(duì)應(yīng)的電源管腳背面,電容的GND PAD盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。 其余的去耦電容盡量擺放在RK3588芯片附近,并需要擺放在電源分割來源的路徑上。 . D9 w ^/ T, M9 D6 R' Q6 I
3 q5 e2 ?+ b! R: w8 u; z
7 P# r6 S% W- E7 o* C
# y, A& L( K& G1 b04 RK3588芯片VDD_NPU的電源管腳,每個(gè)管腳就近有一個(gè)對(duì)應(yīng)過孔,并且頂層走“井”字形,交叉連接,如下圖所示 ,建議走線線寬10mil。 9 `7 L& G( U8 y9 r! \' q/ ?3 D+ _& ^
. s# @0 N- z2 Y) h; @05 VDD_NPU電源在NPU區(qū)域線寬不得小于300mil,外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式,降低走線帶來的壓降(其它信號(hào)換層過孔請(qǐng)不要隨意放置,必須規(guī)則放置,盡量騰出空間走電源,也有利于地層的覆銅)。 ! J; o/ G6 [/ r2 h1 O6 I
. y4 T( B! _( r5 r. j+ @% L
06 電源過孔40mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧9個(gè)。 0 ]: G; n. i- t" @% x [2 p5 z6 M# U
! }- e$ p' M1 _( w
電源PCB設(shè)計(jì) VDD_CPU_LIT 01 VDD_CPU_LIT覆銅寬度需滿足芯片電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴(yán)重,必須計(jì)算有效線寬,確認(rèn)連接到CPU每個(gè)電源PIN腳的路徑都足夠。 02 VDD_CPU_LIT的電源在外圍換層時(shí),要盡可能的多打電源過孔(9個(gè)以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會(huì)大大降低電容作用。 03 如下圖(上)所示,原理圖上靠近RK3588的VDD_CPU_LIT電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對(duì)應(yīng)的電源管腳背面,電容的GND PAD盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。 其余的去耦電容盡量擺放在RK3588芯片附近,并需要擺放在電源分割來源的路徑上。 0 N5 M& j" @) U9 o4 ~
+ i) _; @9 V6 x; J6 a, Y$ K0 h
, D* c/ X0 w# J0 o
* l5 N1 P) L" [) W- d& ^04 RK3588芯片VDD_CPU_LIT的電源管腳,每個(gè)管腳就近有一個(gè)對(duì)應(yīng)過孔,并且頂層走“井”字形,交叉連接,如下圖建議走線線寬10mil。 8 R) v( V% a; ^* n" n
' [) f2 u) G" e05 VDD_CPU_LIT電源在CPU區(qū)域線寬不得小于120mil,外圍區(qū)域?qū)挾炔恍∮?00mil。 采用雙層電源覆銅方式,降低走線帶來壓降(其它信號(hào)換層過孔請(qǐng)不要隨意放置,必須規(guī)則放置,盡量騰出空間走電源,也有利于地層的覆銅)。 ; N! m# R/ E! w
7 `9 E3 A! {& B1 @0 E6 m. `06 電源過孔40mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧9個(gè)。 8 r2 L$ a2 c, g3 B7 f
X5 [! |, W! k+ T5 Z& ~電源PCB設(shè)計(jì) VDD_VDENC 01 VDD_VDENC覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴(yán)重,必須計(jì)算有效線寬,確認(rèn)連接到CPU每個(gè)電源PIN腳的路徑都足夠。 02 VDD_VDENC電源在外圍換層時(shí),要盡可能的多打電源過孔(9個(gè)以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會(huì)大大降低電容作用。 03 如下圖(上)所示,原理圖上靠近RK3588的VDD_VDENC電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對(duì)應(yīng)的電源管腳背面,電容的GND PAD盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。 其余的去耦電容盡量擺放在RK3588芯片附近,并需要擺放在電源分割來源的路徑上。 ) G& O' Y: W4 \& N* l6 C* j \
% L9 U& K. Z5 R) d
J% L2 E( B. S9 S' ]8 B& M
7 N% e* {! M2 ~2 ^) q$ `+ m04 RK3588芯片VDD_VDENC的電源管腳,每個(gè)管腳就近有一個(gè)對(duì)應(yīng)過孔,并且頂層走“井”字形,交叉連接,如下圖建議走線線寬10mil。 m& X: a6 p, {& z" K- q( ?
6 A5 F2 w% u: ^! d; Q+ N2 M, }05 VDD_VDENC電源在CPU區(qū)域線寬不得小于100mil,外圍區(qū)域?qū)挾炔恍∮?00mil,采用雙層電源覆銅方式,降低走線帶來壓降。 ( B9 w- E$ j, J7 M
: u# }. z$ ?1 H: h06 電源過孔30mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧8個(gè)。
& S# p) I) M- i6 R" b# u; q6 c0 X7 H; S8 g
電源PCB設(shè)計(jì) VCC_DDR 01 VCC_DDR覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴(yán)重,必須計(jì)算有效線寬,確認(rèn)連接到CPU每個(gè)電源PIN腳的路徑都足夠。 02 VCC_DDR的電源在外圍換層時(shí),要盡可能的多打電源過孔(9個(gè)以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會(huì)大大降低電容作用。 03 如下圖(上)所示,原理圖上靠近RK3588的VCC_DDR電源管腳的去耦電容務(wù)必放在對(duì)應(yīng)的電源管腳背面,電容的GND PAD盡量靠近芯片中心的GND管腳放置,其余的去耦電容盡量靠近RK3588,如下圖(下)所示。
R$ N$ v& `: D0 q( T; f- v$ `! n) H- P% x) E
* p6 o/ @) J. O
/ i; x2 R0 Q$ y3 ~/ W04 RK3588芯片VCC_DDR的電源管腳,每個(gè)管腳需要對(duì)應(yīng)一個(gè)過孔,并且頂層走“井”字形,交叉連接,如下圖建議走線線寬10mil。 % `1 O' M; ~' X/ g/ g1 g
# Y' M/ Q* @+ K" v, a, x& ]4 C當(dāng)LPDDR4x 時(shí),鏈接方式如下圖所示。 ; N2 b- {( `* Y* D# } {
" b" x3 d% N) ?% O5 }$ [( @05 VCC_DDR電源在CPU區(qū)域線寬不得小于120mil,外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式,降低走線帶來壓降(其它信號(hào)換層過孔請(qǐng)不要隨意放置,必須規(guī)則放置,盡量騰出空間走電源,也有利于地層的覆銅)。
9 Z( k# \3 p6 [$ R8 _
! Y3 a4 M% l6 W設(shè)計(jì)完P(guān)CB后,一定要做分析檢查,才能讓生產(chǎn)更順利,這里推薦一款可以一鍵智能檢測(cè)PCB布線布局最優(yōu)方案的工具:華秋DFM軟件,只需上傳PCB/Gerber文件后,點(diǎn)擊一鍵DFM分析,即可根據(jù)生產(chǎn)的工藝參數(shù)對(duì)設(shè)計(jì)的PCB板進(jìn)行可制造性分析。 華秋DFM軟件是國(guó)內(nèi)首款免費(fèi)PCB可制造性和裝配分析軟件,擁有300萬+元件庫,可輕松高效完成裝配分析。其PCB裸板的分析功能,開發(fā)了19大項(xiàng),52細(xì)項(xiàng)檢查規(guī)則,PCBA組裝的分析功能,開發(fā)了10大項(xiàng),234細(xì)項(xiàng)檢查規(guī)則。 基本可涵蓋所有可能發(fā)生的制造性問題,能幫助設(shè)計(jì)工程師在生產(chǎn)前檢查出可制造性問題,且能夠滿足工程師需要的多種場(chǎng)景,將產(chǎn)品研制的迭代次數(shù)降到最低,減少成本。 ; m8 [! H( m/ R9 N/ ]) J( N/ _
|