現(xiàn)代的集成電路工藝加工的間隙可達(dá)0.5μm 而且很少限制數(shù)字I/O 信號(hào)的最大電源電壓和邏輯電平。3 M0 V7 r. g- x) s6 L
為了將這些低電壓電路與已有的5V或其他I/O電壓器件連接起來(lái),接口需要一個(gè)電平轉(zhuǎn)換器。對(duì)于雙向的總線(xiàn)系統(tǒng)像I2C 總線(xiàn)電平轉(zhuǎn)換器必須也是雙向的,不需要方向選擇信號(hào)。解決這個(gè)問(wèn)題的最簡(jiǎn)單方法是連接一個(gè)分立的MOS-FET管到每條總線(xiàn)線(xiàn)路,盡管這個(gè)方法非常簡(jiǎn)單但它不僅能不用方向信號(hào)就能滿(mǎn)足雙向電平轉(zhuǎn)換的要求還能將掉電的總線(xiàn)部分與剩下的總線(xiàn)系統(tǒng)隔離開(kāi)來(lái),保護(hù)低電壓器件防止高電壓器件的高電壓毛刺波。
4 W6 `" s# S( h2 H7 L 雙向電平轉(zhuǎn)換器可以用于標(biāo)準(zhǔn)模式高達(dá)100kbit/s 或快速模式高達(dá)400kbit/s I2C 總線(xiàn)系統(tǒng)。# r. X' Y/ E- t3 U# Z% c8 Y
) P8 \( Z$ r& p3 ] y4 ? 通過(guò)使用雙向電平轉(zhuǎn)換器可以將電源電壓和邏輯電平不同的兩部分I2C 總線(xiàn)連接起來(lái)配置入下圖所示。左邊的低電壓部分有上拉電阻而且器件連接到3.3V 的電源電壓,右邊的高電平部分有上拉電阻器件連接到5V 電源電壓。兩部分的器件都有與邏輯輸入電平相關(guān)的電源電壓和開(kāi)漏輸出配置的I/O。: F: e! h, ]: ^2 Q! b ^9 i- e
2 h6 s3 ?) C" K: Y3 F( X+ s
每條總線(xiàn)線(xiàn)路的電平轉(zhuǎn)換器是相同的而且由一個(gè)分立的N通道增強(qiáng)型MOS-FET管串行數(shù)據(jù)線(xiàn)SDA的TR1和串行時(shí)鐘線(xiàn)SCL 的TR2 組成。門(mén)極g 要連接到電源電壓VDD1, 源極s 連接到低電壓部分的總線(xiàn)線(xiàn)路而漏極d 則連接到高電壓部分的總線(xiàn)線(xiàn)路。很多MOS-FET 管的基底與它的源極內(nèi)部連接,如果內(nèi)部沒(méi)有,就必須建立一個(gè)外部連接。因此,每個(gè)MOS-FET 管在漏極和基底之間都有一個(gè)集成的二極管n-p 結(jié)。如下圖所示。$ N# A" _& |# j/ i2 H7 {1 S
800.jpg (26.15 KB, 下載次數(shù): 31)
下載附件
保存到相冊(cè)
2016-11-13 15:26 上傳
6 r" d8 o) Z6 l' q/ D; _5 X
電平轉(zhuǎn)換器的操作 在電平轉(zhuǎn)換器的操作中要考慮下面的三種狀態(tài): 1、 沒(méi)有器件下拉總線(xiàn)線(xiàn)路。 低電壓部分的總線(xiàn)線(xiàn)路通過(guò)上拉電阻Rp 上拉至VDD1(3.3V) MOS-FET 管的門(mén)極和源極都是VDD1(3.3V), 所以它的VGS 低于閥值電壓MOS-FET 管不導(dǎo)通這就允許高電壓部分的總線(xiàn)線(xiàn)路通過(guò)它的上拉電阻Rp 拉到5V。 此時(shí)兩部分的總線(xiàn)線(xiàn)路都是高電平只是電壓電平不同。 2、一個(gè)3.3V 器件下拉總線(xiàn)線(xiàn)路到低電平。 MOS-FET 管的源極也變成低電平而門(mén)極是VDD1(3.3V)。VGS高于閥值,MOS-FET 管開(kāi)始導(dǎo)通然后高電壓部分的總線(xiàn)線(xiàn)路通過(guò)導(dǎo)通的MOS-FET管被VDD1(3.3V)器件下拉到低電平,此時(shí)兩部分的總線(xiàn)線(xiàn)路都是低電平而且電壓電平相同。 3、一個(gè)5V 的器件下拉總線(xiàn)線(xiàn)路到低電平。 MOS-FET 管的漏極基底、二極管低電壓部分被下拉,直到VGS 超過(guò)閥值,MOS-FET 管開(kāi)始導(dǎo)通,低電壓部分的總線(xiàn)線(xiàn)路通過(guò)導(dǎo)通的MOS-FET管被5V 的器件進(jìn)一步下拉到低電平,此時(shí)兩部分的總線(xiàn)線(xiàn)路都是低電平而且電壓電平相同。 這三種狀態(tài)顯示了邏輯電平在總線(xiàn)系統(tǒng)的兩個(gè)方向上傳輸,與驅(qū)動(dòng)的部分無(wú)關(guān)。狀態(tài)1 執(zhí)行了電平轉(zhuǎn) 換功能,狀態(tài)2和3按照I2C總線(xiàn)規(guī)范的要求在兩部分的總線(xiàn)線(xiàn)路之間實(shí)現(xiàn)“線(xiàn)與”的功能。除了VDD1 (3.3V) 和VDD2 (5.0V)的電源電壓外,還可以是例如2V VDD1 和10V VDD2 等的正常操作。其中VDD2必須等于或高于VDD1 。 但是值得注意的是,VDD1作為較低部分的電壓,必須能夠大于所選擇的MOS-FET的閥值電壓,也就是必須能夠打開(kāi)MOS-FET。此管參數(shù)必須謹(jǐn)慎選擇。如下兩種參數(shù)MOS-FET,在VDD1 (1.8V)到VDD2 (3.0V) 的電路中就可能存在截然不同的效果。 管1
: B* v2 K! N0 T {, h# i! r
100.jpg (38.34 KB, 下載次數(shù): 27)
下載附件
保存到相冊(cè)
2016-11-13 15:26 上傳
2 q6 J1 ]: B9 I& o管2& o) Z, Z$ b% J( a
002.jpg (35.96 KB, 下載次數(shù): 31)
下載附件
保存到相冊(cè)
2016-11-13 15:27 上傳
& I" o8 ?6 N% w- n 選擇管1,由于VGS的范圍是1.0~2.5V,很有可能出現(xiàn)大于1.8V的狀況,因此VDD1方面?zhèn)鬏數(shù)碗娖叫盘?hào)時(shí),MOS-FET不能很完全的被打開(kāi),導(dǎo)致到VDD2 (3.0V)方面的信號(hào)不能徹底為低,出現(xiàn)半高狀態(tài)。如下圖:0 g7 v" ]/ \9 b. y% M
003.jpg (59.03 KB, 下載次數(shù): 31)
下載附件
保存到相冊(cè)
2016-11-13 15:27 上傳
$ S/ u7 z! T2 J) i
擇管2,由于VGS的范圍是0.9~1.5V小于1.8V,因此,通路才會(huì)正常工作。 其他不同電壓間的轉(zhuǎn)換原理如上,請(qǐng)悉心選擇器件。 在3.3V IIC總線(xiàn)中用到5V IIC器件,該電路已實(shí)驗(yàn)通過(guò)。 " b C5 L# ]! t& \" u
004.jpg (32.36 KB, 下載次數(shù): 33)
下載附件
保存到相冊(cè)
2016-11-13 15:27 上傳
& P$ Z; |1 p( k
x3 q. i1 s) f! C& F3 P, P; s |