編號20171116公益評審報告

PCBQA

您閱讀的評審報告自于凡億PCB QA評審組(www.fany-online.com)
' x+ O6 p: x- ~! P% ?; `------------------------------------------------------------------------------------
4 A5 ^8 j7 X8 B7 v使用前請您先閱讀以下條款:
2 w! b6 V4 l/ ~+ a: ?1.評審PCB全程保密不外發(fā)，評審之后會進行文件刪除，介意者不要發(fā)送文檔！
% ]/ h3 k! a" F9 I6 B2.評審報告只是局部截圖并添加文字說明，如需更詳細的請內(nèi)容請聯(lián)系我們評審人員
$ z( S) Y" r. [: A, Z6 V) _1 l3.評審意見僅供參考意見，由此造成的任何相關(guān)損失網(wǎng)站概不負責 。
------------------------------------------------------------------------------------
如果您的PCB需要評審，請以郵件的方式發(fā)送給我們，我們一般在1個工作日之內(nèi)安排評審
! n/ x; U$ J2 l% q3 f+ p郵件格式：PCB公益評審+項目名稱
郵件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------
  a* i, b2 n. R6 X9 `" m1 }5 h( l
; F. Z/ }( d* D7 B; v1、晶體請采用π型濾波方式
, X6 y9 f. U1 J! e& g) h9 y) Y

布局要求：

1、布局整體緊湊，一般放置在主控的同一側(cè)，靠近主控IC。

2、布局是盡量使電容分支要短（目的：減小寄生電容，）

3、晶振電路一般采用π型濾波形式，放置在晶振的前面。

布線要求：

1）走線采取類差分走線；

2）晶體走線需加粗處理：8-12mil，晶振按照普通單端阻抗線走線即可；

3）對信號采取包地處理，每隔50mil放置一個屏蔽地過孔。

4）晶體晶振本體下方所有層原則上不準許走線，特別是關(guān)鍵信號線。（晶體晶振為干擾源）。

5）不準許出現(xiàn)stub線頭，防止天線效應(yīng)，出現(xiàn)額外的干擾。

8、繼電器為干擾源，請對本體下面的所有層都進行挖空處理，并且走線進行加粗處理。

1 K) C! M  i5 ]: H0 N" U
: f8 _- H. r0 D+ {% K8 k/ q4 _
# R* f; ]; B* _  ~) R8 e$ Z
' B) B; Y+ {/ s& s) Z: Q; C6 `7 N0 ~; w
* z% q9 K6 M  u) b8 a6 x- U

PCBQA

2、IC和電阻容的 鋼網(wǎng)層（Paste）層存在問題  請保證和焊盤一樣的大小，目前改成了和阻焊層一樣大了

/ _0 s* L$ h% g! m6 a! B3 t
9 |4 U* q/ Z% T: }
2 W9 ~6 u3 W3 h) B

PCBQA

3、主控電源存在瓶頸 電源走線分析不清楚

按照經(jīng)驗值 一般是表層20mil過載1A電流，0.5mm過孔能承載1A電流。

! ^. B" h, Z( U9 j: e9 J

PCBQA

5、請注意主干道的處理，沒有分清楚主次  電源瓶頸嚴重小心電源燒壞

. r  Y" V$ z: W+ Z
! o, |' j; G+ z, d0 V! _! Y


+ M* p( @: P, ]# Q5 J

PCBQA

6、規(guī)則設(shè)置的時候，十字鏈接的寬度 需要設(shè)置款一些 不然也會存在瓶頸  如果不在規(guī)則添加可以用Fill的形式填充下 加粗一點

  p5 E* A5 F. Y- V0 e
# I' H6 }% L) Y. @4 _: \

PCBQA

7、電阻中間不要走線  可能再手工焊接的時候會出現(xiàn)短路的風險
、

lfly07

很好的資料

lhtlhtl

詳詳細細               

Simonster

不錯很好的講解學習了

小果果

學習些實際經(jīng)驗