王明亮-DDR2片作業(yè)

王明亮

信號(hào)分類(lèi)
1 地址類(lèi)，時(shí)鐘差分等；
2 數(shù)據(jù)類(lèi)D，數(shù)據(jù)掩碼DM，數(shù)據(jù)鎖存DQS。
3 電源類(lèi)
布局方案
1  一片時(shí)點(diǎn)對(duì)點(diǎn)，留出繞線空間
2  兩片相對(duì)CPU所接信號(hào)管腳中心對(duì)稱(chēng)布局（T點(diǎn)）（留出繞地址線，與串組空間）
3  濾波電容與VREF退耦電容靠近芯片管腳擺放，DDR之間距離600-800，右阻容800-1000mil
4  數(shù)據(jù)線串組容放控制器與DDR中間；并組容靠近串組容（可頂?shù)踪N）
5  DM數(shù)據(jù)掩碼為點(diǎn)到點(diǎn)單向，串組靠近控制器端放，并組靠DDR端；
6  地址，控制，時(shí)鐘為單向（采用點(diǎn)到多點(diǎn)拓?fù)浣Y(jié)構(gòu)），串組靠近控制端，并組放在第一個(gè)T點(diǎn)長(zhǎng)度不超500mil；菊花鏈串組靠近控制端，并組放在最后一片DDR后面長(zhǎng)度不超500mil；
布線要求
1  單端50 差分100
2  數(shù)據(jù)每組走同層（10根，8根數(shù)據(jù)D，1根鎖存DQS，1根數(shù)據(jù)掩碼DM）；兩片時(shí)11根（8根數(shù)據(jù)，DQM,DQS差分）
3  信號(hào)間距滿足3W;數(shù)據(jù)，地址（控制），時(shí)鐘之間間距20mil/最小3W；空間允許加地線（15-30mil）；
4  VREF電源先電容后管腳，走線不小于20mil，與同層信號(hào)間距最少20mil；
5  所有信號(hào)線不要夸分割，如果換層，更改參考層注意增加回流地過(guò)孔或退偶電容；所有DDR信號(hào)參考層平面至少大30-40mil。任何非DDR部分不得以DDR電源為參考；
6  兩片DDR布線拓?fù)浣Y(jié)構(gòu)優(yōu)選中間部分（T點(diǎn)），T點(diǎn)過(guò)孔打在兩片DDR中間；支持讀寫(xiě)平衡的才可以使用菊花鏈；
等長(zhǎng)規(guī)則
1  數(shù)據(jù)線以DQS為基準(zhǔn)等長(zhǎng)；地址、控制、時(shí)鐘、以時(shí)鐘為基準(zhǔn)；
2  數(shù)據(jù)最長(zhǎng)不超2500mil，組內(nèi)誤差±25mil；DQS與時(shí)鐘長(zhǎng)度控制±250mil；
3  地址組內(nèi)誤差±100mil；
4  DQS、時(shí)鐘差分對(duì)內(nèi)±5mil；設(shè)計(jì)阻抗時(shí)對(duì)內(nèi)間距不超2倍線寬；