|
|
800.png (71.55 KB, 下載次數(shù): 86)
下載附件
保存到相冊(cè)
2016-11-13 15:31 上傳
6 V9 ~) q# C2 V! b- ~0 L
: e" Z% s1 r& Y: W1.基極必須串接電阻，保護(hù)基極，保護(hù)CPU的ＩＯ口。, }+ @' s5 m; m, v7 v! B+ w% M
, ?4 r+ D2 v7 f6 b
２.基極根據(jù)ＰＮＰ或者ＮＰＮ管子加上拉電阻或者下拉電阻。: ^+ [; b) d* r z, m
8 X% S! m$ L2 j) h7 J4 l* D5 A
３.集電極電阻阻值根據(jù)驅(qū)動(dòng)電流實(shí)際情況調(diào)整。同樣基極電阻也可以根據(jù)實(shí)際情況調(diào)整。$ H1 D. [8 T; w. j3 |5 G
. p; B) C x; H8 A* t基極和發(fā)射極需要串接電阻，該電阻的作用是在輸入呈高阻態(tài)時(shí)使晶體管可靠截止，極小值是在前級(jí)驅(qū)動(dòng)使晶體管飽和時(shí)與基極限流電阻分壓后能夠滿足晶體管的臨界飽和，實(shí)際選擇時(shí)會(huì)大大高于這個(gè)極小值，通常外接干擾越小、負(fù)載越重準(zhǔn)許的阻值就越大，通常采用10K量級(jí)。
, d6 l( p$ c s6 O u0 S# E; B' O9 X6 N9 e/ i
防止三極管受噪聲信號(hào)的影響而產(chǎn)生誤動(dòng)作，使晶體管截止更可靠！三極管的基極不能出現(xiàn)懸空，當(dāng)輸入信號(hào)不確定時(shí)（如輸入信號(hào)為高阻態(tài)時(shí)），加下拉電阻，就能使有效接地。- a* w0 a! k! Q! [. q# ~; f
" t8 m& E3 g# l( w5 f) x4 c
特別是GPIO連接此基極的時(shí)候，一般在GPIO所在IC剛剛上電初始化的時(shí)候，此GPIO的內(nèi)部也處于一種上電狀態(tài)，很不穩(wěn)定，容易產(chǎn)生噪聲，引起誤動(dòng)作！加此電阻，可消除此影響(如果出現(xiàn)一尖脈沖電平，由于時(shí)間比較短，所以這個(gè)電壓很容易被電阻拉低；如果高電平的時(shí)間比較長(zhǎng)，那就不能拉低了，也就是正常高電平時(shí)沒有影響)！
5 t) t# [% d- G- K3 J7 g; D
; F6 R6 V2 O; l# N但是電阻不能過小，影響泄漏電流！（過小則會(huì)有較大的電流由電阻流入地）5 S% J/ I; u) j. p# j7 L
: `+ g( S7 S6 V% b: X; C7 n, l0 \5 R
當(dāng)三極管開關(guān)作用時(shí),ON和OFF時(shí)間越短越好,為了防止在OFF時(shí),因晶體管中的殘留電荷引起的時(shí)間滯后,在B,E之間加一個(gè)R起到放電作用。0 i) t- u9 n3 r: B
9 [3 c8 d' I, D# r4 ~# C
# X+ D$ G; r2 z. C: c
, D) S, m: T4 m' s& S* { |
|
電子產(chǎn)業(yè)一站式賦能平臺(tái)
/1 
窺視卡
置頂卡
變色卡
